7 6 5 4 3 2 1
7 6 5 4 3 2 1
9 8
9 8
2 8 1
图 3. 1 57 行列交错器工作原理示意图
2
利用交织与分组编码结合纠突发差错的实验
我们首先设计能纠一位差错的（7，4）系统线性分组码。输入信息 bit 为 ：[u ,u ,u ,u ]。
3 2 1 0
1 1 0 1 0 0 0
G =
1 0 1 0 0 0 1
6 5 3 2 1
[ ]= [
0
]
3 2 1 0 3 2 1
其编码电路设计如图 3.2 ：
然后，我们设计一个 8×7 交织器以后，让八个（7，4）分组码经过交织器后输出到信
道，进行传输。在信道传输的过程中，如果发生一个长度小于 8bit 的突发差错，在接收端
解交织以后，错误比特将分摊在多个码字上，每码字仅一个差错，在分组码的纠错范围以内，
突发差错可以完全纠正过来。
2
