xilinx PCIE2.0接口 EP端设计总结.pdf

【PCI Express（PCIe）简介】 PCI Express（PCIe）是一种高速接口标准，用于计算机系统中的内部设备连接，如显卡、网卡、硬盘等。它由PCI-SIG（Peripheral Component Interconnect Special Interest Group）组织定义，旨在替代传统的PCI和PCI-X总线，提供更高的数据传输速率和更低的延迟。 在PCIe架构中，主要有以下组件： 1. 根复合体（Root Complex）：作为系统的核心，连接CPU和主内存，发起PCIe事务并访问主存储器。 2. 交换器（Switch）：用于多设备间的通信，通过ID路由、地址路由或隐含路由来分配数据。 3. 端点（Endpoint）：实际的设备，作为数据请求者或完成者。 4. 端口（Port）：设备与PCIe链路之间的接口。 5. 桥（Bridge）：用于PCIe设备与PCI/PCI-X设备间的通信，实现协议转换。 【PCIe协议层次结构】 PCIe协议分为三个主要层次： 1. 事务层（Transaction Layer）：位于协议的最上层，负责生成和解析事务层包（TLP）。TLP包含应用层信息，如读/写请求、配置信息等，通过事务层发送给数据链路层，并处理来自该层的响应。 2. 数据链路层（Data Link Layer）：处理TLP的错误检测和纠正，以及流量控制。数据链路层包（DLLP）在此层生成，附加了CRC校验等信息。 3. 物理层（Physical Layer）：负责TLP的编码、解码，以及通过物理介质（如铜线或光纤）的实际传输。 在FPGA中实现PCIe功能，主要关注事务层包的处理。数据的移动由CPU发起，例如，当CPU通过存储器映射的输入/输出（MMIO）地址执行命令时，数据会沿着PCIe链路向下流动。根复合体生成存储器写TLP，而端点接收并更新本地寄存器。反之，当CPU读取MMIO地址的寄存器时，数据向上游回传，端点生成包含数据的完成型TLP，发送给根复合体。 【PCIe核接口】 PCIe核的接口主要包括系统接口和PCIe接口两部分： 1. 系统接口：包括异步复位信号`Sys_rst_n`和系统时钟`Sys_clk`。`Sys_rst_n`在上电和热复位期间需保持低电平至少1500ns，`Sys_clk`则为可选的100MHz、125MHz或500MHz时钟。 2. PCIe接口：由多个发送（TX）和接收（RX）差分对组成，每个差分对包括一个正信号和一个负信号。例如，对于4线PCIe核心，会有4对TX和RX信号。这些信号是串行差分的，用于在链路上传输数据。 总结来说，PCIe 2.0接口在EP（Endpoint）端的设计涵盖了协议的理解、信号的处理以及在FPGA中实现的细节，涉及CPU与设备之间的数据传输、协议层的交互以及物理层的电气特性。理解这些概念对于构建高效、可靠的PCIe系统至关重要。