(完整版)xilinxPCIE2.0接口EP端设计总结,推荐文档.pdf

1. PCIE 说明

PCIE 协议定义了多种设备：根复合体（Root Complex），交换器（Switch），端点（Endpoingt），

断就（Port），PCIE 到 PCI/PCI-X 的桥（Bridge）等。根复合体是将 CPU 和主存储器连接到 PCIE

线路结构上的设备，能带包 CPI 启动 PCIE 事务和访问主存储器；交换器可以将任务由一个端

口路由到另一个端口，在系统中用于多设备的互联，具体的路由方法包括 ID 路由，地址路由，

隐含路由；Endpoint 是指一个世纪的设备（请求者或完成者）；port 是设备与链路的接口；Bridge

则是用来实现 PCIE 设备与 PCI/PCI-X 设备之间的连接，实现两种不同协议之间的相互转换。

PCIE 核在多种模式中使用包来互换信息。包是在事务和数据链层中形成来从发送端到接

收端的信息传递。必要的信息被添加到传输的包中。在接收结束，接收单元的每一层处理接收

数据链路层完成信用管理，实现协议规定的配置事务，IO 事务，存储事务和消息事务。

在设备的发送部分，首先根据来自设备核和应用程序的信息，在事务层形成事务层包

（TLP），储存在发送缓冲器里，等待推向下层；在数据链路层，在TLP 包上再串接一些附加

信息，这些信息是对方接收 TLP 包时进行错误检查要用到的；在物理层，对 TLP 包进行编码，

占 用 链 路 中 的 可 用 通 道 ， 从 查 封 发 送 器 发 送 出 去 。

设备核A

设备核A

HDR Data Dig

事务层

事务层

物理层

物理层

Tx

STP Seq HDR Data Dig LCRC End

事务层包（TLP），数据链路层包（DLLP），物理层（PLP）产生于各自所在层，最后通过

电或光等介质和另一方通讯。这其中数据链路层包（DLLP），物理层（PLP）的包平常不需要

关心，在 IP 核中封装好了。在 FPGA 上做 PCIe 的功能，变成完成事务层包（TLP）的处理。

待移动数据的 PCI-Express协议的请求均由主 CPU 发出。

当 CPU 向存储器映射输入/输出（MMIO ）地址存储器发出命令时，数据向下游移动。

Root Complex 通常会生成一个具有对应 MMIO 位置地址、字节使能和寄存器内容的

常会生成一个具有响应 MMIO 位置地址和字节使能的存储器读 TLP 。Endpoint在收到

存储器读 TLP 后会生成带数据完成型 TLP 。完成包传送到 Root Complex ，有效载荷

加载至目标寄存器后事务即完成。

2.2 PCIE 接口

PCIE 接口由不同的发送（对）和接收（对）所构成的多线程组成。一个PCIE 线由一对发

送差分信号（pci_exp_txp, pci_exp_txn）和一对接收差分信号（pci_exp_rxp, pci_exp_rxn）组成。

单线的只支持 0 线，双线只支持 01 线，四线支持 0-3 线，八线支持 0-7 线。下表 2 定义了 4

线核的发送和接收信号。（只给了一线的信号）

此信号的最低位决定数据低字节的有效性。

当 last 信号没有断言时，只有 0xFF 有效。

当 last 信号已断言时，只有 0x0F 和 0xFF 是有效的。

m_axis_rx_tlast 信号断言时，有效值为 0x0F 额 0xFF

m_axis_rx_tvalid

m_axis_rx_tready

m_axis_rx_tuser

m_axis_rx_tlast 都保持断言。

• (rx_bar_hit[0])m_axis_rx_tuser[2]: BAR0

• (rx_bar_hit[1])m_axis_rx_tuser[3]: BAR1

• m_axis_rx_tuser[9] is reserved for future use.

m_axis_rx_tuser

m_axis_rx_tuser