通过模块实例调用实现大型系统的设计.docx
版权申诉
125 浏览量
2022-06-23
09:52:14
上传
评论
收藏 273KB DOCX 举报
Verilog HDL 数字系统设计报告 10
姓名 学号
时间 地点
实验题目
通过模块实例调用实现大型系统的设计
一、
实验目的：
1．学习和掌握状态机的嵌入和模块实例的连接方法；
2．了解大型系统设计的层次化，结构化解决办法的技术基础；
3．学习数据总线在模块设计中的应用和控制，掌握复杂接口模块设计的基础技术；
4．学习和编写用工程概念来编写较完整的测试模块，做到接近真实的完整测试。
二、
实验环境：
CPU 型号: 英特尔 Pentium Dual-Core T4200 @ 2.00GHz
内存容量:4G (三星 DDR3 1067 MHz)
仿真软件:ModelSim SE 6.2b
操作系统类型:Windows XP SP3
三、
实验内容：
使用状态机的嵌套和模块化的方法编写并行与串行数据转换器，在 Modelsim 中对产生的波
形进行分析并验证运行过程，通过学习数据总线在模块设计中的应用和控制，掌握复杂接口
模块设计的基础技术。
四、
系统框图：
框图：
资源评论
