基于VHDL的具有音乐报点时钟电路.docx
版权申诉
129 浏览量
2022-06-14
04:30:25
上传
评论
收藏 123KB DOCX 举报
实验报告
实验五 具有音乐报点的数字钟实验
一、实验目的：
、 掌握多位计数器相连的设计方法。
、 掌握十进制、六十进制、二十四进制计数器的设计方法。
、 继续巩固多位共阴极扫描显示数码管的驱动及编码。
、 了解和掌握分频电路实现的方法。
、 掌握扬声器的驱动。
6、 使用 FPGA 产生不同的音乐频率。
、 灯的花样显示。
、 掌握 技术的层次化设计方法。
二、设计要求
、具有时、分、秒计数显示功能，以 小时循环计时。
、具有清零，调节小时、分钟功能。
、具有整点报时功能，整点报时的同时 灯花样显示。
三、硬件要求：
、 主芯片 ACEX1K 。
、 个 灯。
、 扬声器。
、 位七段扫描共阴极数码显示管。
、 三个按键开关（清零，调小时，调分钟）。
四、实验原理：
在同一块 芯片 — 上集成了如下电路模块：
、 时钟计数：
秒—— 进制 码计数；
分—— 进制 码计数；
时—— 进制 码计数；
同时整个计数器有清零，调分，调时功能。在接近整点时能提供报时信号。
、 有驱动 位七段共阴极扫描数码管的片选驱动信号输出和七段字行译码输出。编码
和扫描可参照“实验四”。
、 扬声器在整点时有报时乐曲驱动信号产生。
音符的产生：音符的产生是利用计数器对输入的时钟信号进行分频，然后输出不同的
频率来控制扬声器发不同的声音。计数器必须是模可变的计数器，也就是其初始计数值可变，
这样便可以对其进行初始化，使其从不同的初始值开始计数，实现对输入时钟信号的不同分
频。
节拍的产生：节拍也是利用计数器来实现，如果某一个音符需要维持的时间比较长，
那么就可以在此计数器从计数值 A 到计数值 B 之间都维持该音符，很显然，A 和 B 之间的间
隔越大，那么该音符维持的时间也就越长。
乐谱的存储：乐谱是一个固定的组合电路，根据不同的输入值，然后输出一个固定的
值，该值就是音符产生计数器的分频的初始值。
适当的选择这些计数器和组合电路，便可完成不同的乐曲和不同节奏。
、 灯按个人要求在整点时有花样显示信号产生。
五、实验内容及步骤：
、 根据电路特点，可在教师指导下用层次设计概念，将此设计任务分成若干模块，规
定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一，然后再
资源评论
