(完整word)计算机组成原理复习题.doc
需积分: 0 14 浏览量
2022-11-18
02:44:42
上传
评论
收藏 306KB DOC 举报
(完整 word)计算机组成原理复习题
1
第二章
设ｘ＝2
010
×0.11011011, ｙ＝2
100
×（－0.10101100),求ｘ＋ｙ。
［解:]
为了便于直观理解,假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位,则它们的浮点表示
分别为
[ｘ]浮＝00 010, 0.11011011
［ｙ]浮＝00 100, 1.01010100
〈1〉 求阶差并对阶
△E＝Eｘ－Eｙ＝[Eｘ]补＋[－Eｙ]补＝00 010＋11 100＝11 110
即△E 为－2，ｘ的阶码小,应使 Mｘ右移两位,Eｘ加 2,
［ｘ］浮＝00 100，0。00110110（11)
其中(11）表示 Mｘ右移 2 位后移出的最低两位数。
<2〉 尾数求和
0. 0 0 1 1 0 1 1 0 (11）
＋ 1. 0 1 0 1 0 1 0 0
────────────────
1. 1 0 0 0 1 0 1 0 (11)
<3〉规格化处理
尾数运算结果的符号位与最高数值位同值，应执行左规处理,结果为 1.00010101（10）,阶码为 00 011。
<4〉舍入处理 采用 0 舍 1 入法处理，则有
1。 0 0 0 1 0 1 0 1
＋ 1
────────────────
1. 0 0 0 1 0 1 1 0
〈5>判溢出
阶码符号位为 00，不溢出,故得最终结果为
ｘ＋ｙ＝2
011
×（－0.11101010）
第三章 存储器
1、课本作业：P101：3，4 题
2。、已知 cache / 主存系统效率为 85％ ,平均访问时间为 60ns,cache 比主存快 4 倍,求主存储器周期是多
少?cache 命中率是多少?
解：因为：t
a
= t
c
/ e 所以 ：t
c
= t
a
×e = 60×0.85 = 510ns （cache 存取周期)
t
m
= t
c
×r =510 ×4 = 204ns （主存存取周期)
因为：e = 1 / ［r + （1 – r ）H］
所以: H = 2.4 / 2.55 = 0.94
3、SRAM 芯片有 17 位地址线和 4 位数据线。用这种芯片位 32 位字长的处理器构成 1M×32 位的存储器，
并采用模块板结构。问(1）若每个模块板为 256K×32 位，需要几块板？(2)每块板内共需多少片这样的芯片。
（3）整个存储器需用多少这样的芯片。（4）哪些地址线作为片选信号线.
第四章 指令系统
资源评论
