没有合适的资源?快使用搜索试试~ 我知道了~
计算机组成原理研究生入学考试试题.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 2 浏览量
2021-11-05
04:02:09
上传
评论
收藏 383KB PDF 举报
温馨提示
试读
22页
计算机组成原理研究生入学考试试题.pdf
资源推荐
资源详情
资源评论
研究生入学试卷(一)
一、填空题
1 字符信息是符号数据,属于处理( )领域的问题,国际上采用的字符系
统是七单位的( )码。
2 按 IEEE754标准,一个 32 位浮点数由符号位 S(1 位)、阶码 E(8 位)、
尾数 M(23 位)三个域组成。其中阶码 E 的值等于指数的真值( )加上一个固
定的偏移值( )。
3 双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用
( )并行技术,后者采用( )并行技术。
4 虚拟存储器分为页式、( )式、( )式三种。
5 安腾指令格式采用 5 个字段:除了操作码( OP)字段和推断字段外,还有
3 个 7 位的( )字段,它们用于指定( )2 个源操作数和 1 个目标操作数的
地址。
6 CPU 从内存取出一条指令并执行该指令的时间称为( ),它常用若干个
( )来表示。
7 安腾 CPU中的主要寄存器除了 128 个通用寄存器、 128 个浮点寄存器、 128
个应用寄存器、 1 个指令指针寄存器(即程序计数器)外,还有 64 个( )和 8
个( )。
8 衡量总线性能的重要指标是( ),它定义为总线本身所能达到的最高传
输速率,单位是( )。
9 DMA 控制器按其结构,分为( )DMA控制器和( )DMA控制器。前者适
用于高速设备,后者适用于慢速设备。
10 64 位处理机的两种典型体系结构是( )和( )。前者保持了与 IA-32
的完全兼容,后者则是一种全新的体系结构。
二、简答题
已知:
[ ] =
1 2 3 4 5 6
1.
X
X X X X X X
补
求证:
6
__ __ __ __ __ __
[ ] =
1 2 3 4 5 6
2
1.
X
X X X X X X
原
三、分析题
某机字长 32 位,存储器按字节编址, CPU 可提供数据总线 8 条(D
7
~D
0
),
地址总线 18 条(A
17
~A
0
),控制线 1 条(WE#),目前使用的存储空间为 16KB,
全部用 4K×4 位的 RAM 芯片构成, 要求其地址范围为 08000H ~ 0BFFFH(可
有地址重叠区)。
请回答下列问题:
⑴该 CPU 可访问的最大存储空间是多少?
⑵目前使用的存储空间需要多少个上述 RAM 芯片?
⑶画出 CPU 与 RAM 芯片之间的连接图(要求用 138 译码器实现地址译码) 。
⑷如果该系统中存储器按字编址,那么该 CPU 可访问的最大存储空间是多
少?
四、分析题
某计算机系统采用的中断系统中, 禁止中断嵌套, 请用框图形式说明一次中
断处理的全过程,并作简要说明。
五、分析题
某机字长 32 位,指令单字长,指令系统中具有二地址指令、一地址指令和
零地址指令各若干条,已知每个地址长 12 位,采用扩展操作码方式,问该指令
系统中的二地址指令、一地址指令、零地址指令各最多能有多少条?
六、计算题
某机字长 32 位,定点表示时,最高位为符号位,浮点表示时,阶码占 10
位,尾数占 22 位(各包含一位符号位) ,(要求用补码考虑数的大小)
请回答下列问题:
⑴带符号定点小数的表示范围是多少?
⑵浮点表示时,负数的表示范围是多少?
研究生入学试卷(二)
一、填空题
1 在计算机术语中,将 ALU控制器和( )存储器合在一起称为( )。
2 数的真值变成机器码可采用原码表示法, 反码表示法,( )表示法,( )
表示法。
3 广泛使用的( )和( )都是半导体随机读写存储器。前者的速度比后
者快,但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、( )和( )。
5 形成指令地址的方法称为指令寻址,通常是( )寻址,遇到转移指令时
( )寻址。
6 CPU 从( )取出一条指令并执行这条指令的时间和称为( )。
7 RISC 指令系统的最大特点是:只有( )指令和( )指令访问存储器,
其余指令的操作均在寄存器之间进行。
8 微型机的标准总线, 从带宽 132MB/S的 32 位( )总线发展到 64 位的( )
总线。
9 IA-32 表示( )公司的( )位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术,在指令中设计了( )字段,
用以指明哪些指令可以( )执行。
二、证明题
已知: 1 2 3
0
[ ] = . ......
n
X X X X X X
补
求证:
__ __ __ __ __
0 1 2 3
[ ] = . ......
2
n
n
X X X X X X
补
三、计算题
已知: X = — 0.10111101 ×
011
2
Y = + 0.00000101 ×
001
2
求: X+Y = ? X - Y = ?
四、设计题
某机字长 32 位,采用微程序控制方式, 微指令字长 40 位,采用水平型直接
控制与编码控制相结合的微指令格式、断定方式,共有微命令 40 个,其中有 10
个微命令采用直接控制方式, 30 个微命令采用编码控制方式,共构成 4 个相斥
类,各包含 4 个、 16 个、8 个和 2 个微命令,可判定的外部条件有 4 个( CF、
ZF、SF、OF)
⑴设计出微指令的具体格式
⑵控制存储器容量可达到多少位?
⑶画出微程序控制器的结构框图
五、设计题
某计算机系统中, CPU 可输出 20 条地址线( A
19
~A
0
),8 条数据线( D
7
~
D
0
)和 1 条控制线(WE#),主存储器按字节编址, 由容量为 8KB 的 ROM 和 32KB
的 RAM 构成,拟采用 8K ×4 位的 ROM 芯片 2 片, 32K ×2 位的 RAM 芯片 4
片。
要求:ROM 的地址范围为 18000H~19FFFH,RAM 的地址范围为 98000H~
9FFFFH,画出 CPU 与主存储器的连接图。
六、计算题
某机字长 64 位,加法器中每 4 位构成一个小组, 每 4 个小组构成一个大组,
全加器的进位延迟时间为 20ns,求和延迟时间为 30ns,小组内并行进位的延迟
时间、大组内和大组间的并行进位的延迟时间均为 20ns
⑴该加法器采用串行进位方式时,完成一次加法需要多少时间?
⑵该加法器采用单级分组时,小组内采用并行进位,小组件采用串行进位,
完成一次加法需要多少时间?
⑶该加法器采用两级分组时, 小组内采用并行进位、 大组间也采用串行进位,
完成一次加法需要多少时间?
⑷该加法器采用两级分组时,小组内、大组内、大组间均采用并行进位时,
完成一次加法需要多少时间?
研究生入学试卷(三)
一、 填空题
1 定点 32 位字长的字, 采用 2 的补码形式表示时, 一个字所能表示的整数范
围是( )。
2 IEEE754 标准规定的 64 位浮点数格式中,符号位为 1 位,阶码为 11 位,
尾数为 52 位,则它能表示的最大规格化正数为( )。
3 浮点加、减法运算的步骤是( )、( )、( )、( )、( )。
4 某计算机字长 32 位,其存储容量为 64MB,若按字编址,它的存储系统的
地址线至少需要( )条。
5 一个组相联映射的 Cache,有 128 块,每组 4 块,主存共有 16384 块,每
块 64 个字,则主存地址共( )位,其中主存字块标记应为( )位,组地址
应为( )位, Cache地址共( )位。
6 CPU 从主存取出一条指令并执行该指令的时间叫( ),它通常包含若干
个( ),而后者又包含若干个( )。
7 某中断系统中,每抽取一个输入数据就要中断 CPU一次,中断处理程序接
收取样的数据,并将其保存到主存缓冲区内。该中断处理需要 X秒。另一方面,
缓冲区内每存储 N个数据, 主程序就将其取出进行处理, 这种处理需要 Y 秒,因
此该系统可以跟踪到每秒( )次中断请求。
8 在计算机系统中,多个系统部件之间信息传送的公共通路称为( )。就
其所传送信息的性质而言, 在公共通路上传送的信息包括 ( )、( )、( )。
9 在虚存系统中,通常采用页表保护、段表保护和键保护方法实现( )保
护。
10 安腾体系结构采用推测技术,利用( )推测方法和( )推测方法提高指
令执行的并行度。
二、 计算题
1 设由 S,E,M 三个域组成的一个 32 位二进制字所表示的非零规格化数 x,
真值表示为
X=(-1)
S
×(1.M)×2
E-128
问:它所能表示的规格化最大正数,最小正数,最大负数,最小负数是多
少?
2 CPU 执行一段程序, cache完成存取的次数为 1900 次,主存完成存取的次
数为 100 次,已知 cache存取周期为 50ns,主存存取周期为 250ns
求:
⑴cache/主存系统的效率;
⑵平均访问时间。
三、 分析题
一台处理机具有如下指令格式:
2 位 6 位 3 位 3 位
X OP 源寄存器 目标寄存器 地址
格式表明有 8 个通用寄存器(长度 16 位),X 指定寻址模式,主存实际容量
为 256k 字。
四、设计题
所示为双总线结构机器的数据通路, IR 为指令寄存器,PC 为程序计数器(具
有自增功能),M 为主存(受 R/W#信号控制),AR 为主存地址寄存器, DR 为数
据缓冲寄存器, ALU 由加、减控制信号决定完成何种操作,控制信号 G 控制的
是一个门电路。 另外,线上标注有控制信号, 例中 y
i
表示 y 寄存器的输入控制信
号, R
1o
为寄存器 R
1
的输出控制信号,未标注的线为直通线,不受控制。
现有 ―ADD R2,R0‖指令完成 (R
0
)+(R
2
) →R
0
的功能操作。请画出该指令的指
令周期流程图,并列出相应的微程序控制信号序列。假设该指令的地址已放入
PC 中。
五、设计题
刷新存储器 (简称刷存) 的重要性能指标是它的带宽。 实际工作中, 显示适
配器的几个功能部分要争取刷存的带宽。假设总带宽 50%用于刷新屏幕,保留
50%带宽用于其他非刷新功能。
⑴若显示工作方式采用分辨率为 1024*768,颜色深度为 3Byte,刷新频率为
72HZ,计算刷存总带宽应为多少?
⑵为达到这样高的刷存带宽,应采取何种技术措施?
六、设计题
指令流水线有取指令( IF )、译码( ID)、执行( EX)、访存( MEM)和写回寄
存器堆( WB)五个过程段,共有 12 条指令连续输入此流水线。
剩余21页未读,继续阅读
资源评论
m0_63691350
- 粉丝: 0
- 资源: 4万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功