数电实验考试 verilogHDL语言及参考程序.pdf
版权申诉
4 浏览量
2022-10-19
18:09:14
上传
评论
收藏 246KB PDF 举报
题目一： 表决器电路设计
一、设计任务及原理：所谓表决器就是对于一个行为，由多个
人投票，如果同意的票数过半，就认为此行为可行；否则如果否决
的票数过半，则认为此行为无效。
七人表决器顾名思义就是由七个人来投票，当同意的票数大于
或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，
则认为不同意。实验中用 7个拨动开关来表示七个人，当对应的拨
动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，
则表示此人反对。表决的结果用一个 LED表示，若表决的结果为同
意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点
亮。同时，数码管上显示通过的票数。
二、具体要求：
本实验就是利用实验系统中的拨动开关模块和 LED模块以及数
码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的
K1～K7表示七个人，当拨动开关输入为‘ 1’时，表示对应的人投
同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；
LED模块中LED1表示七人表决的结果，当 LED1点亮时，表示此行为
通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过
的票数在数码管上显示出来。
在此实验中数码管、LED、拨动开
关与FPGA的连接电路和管脚连接
使用模块
信号
对应FPGA
管脚
说 明
剩余18页未读，继续阅读
资源评论
