数电实验 1 设计报告
实验名称:倒计时定时器
实验目的:
1.掌握组合逻辑与时序逻辑电路的设计方法及调试方法
2.熟练掌握常用 MSI 逻辑芯片的功能及使用方法
3.初步掌握 Verilog HDL 数字系统设计方法
4.熟悉 PLD 实验箱的结构和使用及 Quartus II 软件的基本操作
5.掌握采用 Quartus II 软件和实验箱设计实现逻辑电路的基本过程
设计任务及要求:
一、 倒计时定时器:
用适当的中小规模集成电路设计一个定时器,实现 60s 以内的定时功能,可以设置 60s
以内任何时间作为倒计时的起点,将设计下载到实验箱并进行硬件功能测试。
要求:
用开关或按键进行定时设置
倒计时计数状态用两位数码管显示
计时结束时用彩灯或声响作为提
电路设计过程:
1.关于 74192 芯片
可实现减法计数:74HC192
两位:两片 74HC192
U1
15
1
10
9
11
14
5
4
A
B
C
D
~LOAD
CLR
UP
DOWN
QA
QB
QC
QD
~BO
~CO
3
2
6
7
13
12
加法计数功能,UP 为加法脉冲输入端
减法计数功能,Down 为减法脉冲输入端
减法计数到 0000 时,借位 Bo=0
加法计数到 1111 时进位 Co=0
UP Down CLR
×× L L
××× H
↓ H H L
H ↓ H L
QD QC QB QA
预置数据
清零
加法计数器
减法计数器
74192N
2.不进行任何的反馈,预置也不起作用的一位倒计时器
VCC
74192
LDN
A
B
C
D
DN
UP
CLR
inst
clk1
INPUT
VCC
QA
QB
QC
QD
CON
BON
OUTPUT
qa
qb
qc
OUTPUT
OUTPUT
OUTPUT
qd
bon
OUTPUT
COUNTER