5星 · 超过95%的资源 17 浏览量
2021-03-31
23:33:27
上传
评论 4
收藏 69KB 7Z 举报 
53-Vivado AXI4-stream 总线设计.7z （14个子文件） 
53-Vivado AXI4-stream 总线设计 vivado 53_design_top design_top 
vivado.log 2KB vivado.jou 2KB design_top.ip_user_files design_top.cache wt java_command_handlers.wdf 398B project.wpc 61B gui_handlers.wdf 2KB webtalk_pa.xml 3KB compile_simlib vcs questa ies riviera activehdl xcelium modelsim design_top.sim design_top.hw design_top.lpr 290B design_top.xpr 10KB .Xil ip_repo stream_top_1.0 bd bd.tcl 8KB hdl stream_top_v1_0_M00_AXIS.v 14KB stream_top_v1_0.v 1KB xgui stream_top_v1_0.tcl 2KB component.xml 16KB fpga 
53-Vivado AXI4-stream 总线设计.pdf 79KB
