没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术其它vhdl语言的bcd计数器

vhdl语言的bcd计数器

共27个文件

cnf：8个

dls：4个

acf：1个

vhdl

5星 · 超过95%的资源需积分: 28 5 下载量 139 浏览量 2010-01-01 11:34:26 上传评论收藏 79KB RAR 举报

温馨提示

VHDL语言描述的bcd计数器，基于MUX+PLUSII平台

资源推荐

资源详情

资源评论

EDA实验作业课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

5星 · 资源好评率100%

用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

EDA 技术：EDA实验2 用七段LED显示8421BCD码的VHDL设计.ppt

5星 · 资源好评率100%

EDA 技术：EDA实验2 用七段LED显示8421BCD码的VHDL设计.ppt

cntm60_模60计数器；vhdl_vhdl_

5星 · 资源好评率100%

一个模 60 的 BCD 码计数器，计数范围为 00--59（十进制）计数器有异步复位功能：当复位信号 nrst 有效时，计数器复位到 00。计数器有进位输入：在时钟 clk 到来，而且进位输入信号 ci 有效时，计数器加 1；当计数器...

VHDL.zip_BCD计数_vhdl扫描显示器

VHDL初级编程实例：动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。

计数器 8421

该VHDL计数器源代码对于初学者了解vhdl语言的有很大的帮助，文件中还附有仿真后的波形文件

基于VHDL以及QuartusII的8421加法器

5星 · 资源好评率100%

基于VHDL以及QuartusII的8421加法器

cpu（BCD码的加法）

cpu（BCD码的加法）

anjian.rar_bcd_delay counter VHDL_synchronous machine_发生器_计数器（模4

按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求...--可变模计数器模块：以编码模块输出的32位BCD码为模值

ZX_2开发板fpga秒表设计（VHDL语言，含程序工程文件和源代码文本文件）

1）秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。 2）开关设置秒表报警器，每10秒钟，...

06BCD_counter.rar

通过顶层调用子模块4位BCD计数器来实现12位BCD计数器，内容包含源代码以及testbench文件

Qt 5实现串口调试助手（源工程文件、0积分下载）

5星 · 资源好评率100%

基于Qt 5实现串口调试助手，程序仅供参考，修改了之前十六进制接收0xA0--0xFF有误的问题，新增了窗口自适应（ui文件设置栅格），文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。

【SystemVerilog】路科验证V2学习笔记（全600页）.pdf

5星 · 资源好评率100%

SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。目录如下：第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func

收起资源包目录

bcd.rar （27个子文件）

bcd

LIB.DLS 127B

bcd_counter.fit 16KB

bcd_counter(4).cnf 2KB

U6730614.DLS 8KB

bcd_counter.pof 54KB

BCD_COUNTER.sym 308B

U6471296.DLS 31KB

bcd_counter.vhd 3KB

bcd_counter.acf 15KB

bcd_counter(7).cnf 2KB

bcd_counter.hif 5KB

bcd_counter.sof 14KB

bcd_counter.ndb 22KB

bcd_counter.rpt 44KB

bcd_counter(6).cnf 4KB

U5193338.DLS 1KB

bcd_counter(2).cnf 5KB

bcd_counter.pin 5KB

bcd_counter(5).cnf 8KB

bcd_counter(1).cnf 10KB

bcd_counter.mmf 125B

bcd_counter.hex 33KB

bcd_counter.cnf 130KB

bcd_counter.scf 3.83MB

bcd_counter.snf 61KB

bcd_counter.ttf 58KB

bcd_counter(3).cnf 2KB

共 27 条

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

wawcj

2013-12-04

写的还好，很实用

ly7785779

粉丝: 0
资源: 3

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

vhdl语言的bcd计数器

8421BCD码计数器（内含文档及Verilog HDL设计代码）

BCD计数器的设计 VHDL代码

计数器VHDL

VHDL 实现BCD码转换

60进制和24进制计数器基于VHDL语言编写

VHDL写的32位计数器

10进制计数器

vhdl语言设计计数器

vhdl编写bcd码113进制计数器

bcd.rar_BCD计数器vhdl_EDA计数器_bcd counter_十进制 BCD

十进制计数器 vhdl语言

8421 BCD 计数器 VHDL （0-9）

计数范围为0～999的BCD计数器

100进制计数器

用VHDL编写计数器

vhdl程序60进制

EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

EDA 技术：EDA实验2 用七段LED显示8421BCD码的VHDL设计.ppt

cntm60_模60计数器；vhdl_vhdl_

VHDL.zip_BCD计数_vhdl扫描显示器

计数器 8421

基于VHDL以及QuartusII的8421加法器

cpu（BCD码的加法）

anjian.rar_bcd_delay counter VHDL_synchronous machine_发生器_计数器（模4

ZX_2开发板fpga秒表设计（VHDL语言，含程序工程文件和源代码文本文件）

06BCD_counter.rar

Qt 5实现串口调试助手 （源工程文件、0积分下载）

【SystemVerilog】路科验证V2学习笔记（全600页）.pdf

最新资源

EDA实验作业课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

Qt 5实现串口调试助手（源工程文件、0积分下载）