这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说,就是可以将内存宣称为一个reg类型的数组,这个数组中的任何一个单元都可以通过一个下标去访问
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~