没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
EDA时钟程序源代码
EDA时钟程序源代码
共10个文件
vhd:8个
ucf:1个
txt:1个
FPGA
4星
· 超过85%的资源
需积分: 16
66 下载量
32 浏览量
2009-05-12
22:28:03
上传
评论
收藏
6KB
RAR
举报
温馨提示
立即下载
用VHDL语言实现时钟的程序,含报时、调时等功能
资源推荐
资源详情
资源评论
eda实验计时器_EDA_vhdl_EDA实验计时器_
浏览:125
5星 · 资源好评率100%
EDA课程用VHDL语言实现计时器,包括VHDL程序和在quarrasⅡ平台上的工程文件和硬件平台Cyclone III FPGA实现的完整文件。
EDA数字钟程序代码
浏览:120
对于数字钟的设计,这里是一些代码供大家参考
EDA/PLD中的EDA中的计时器电路JSQ的VHDL源程序
浏览:18
计时器电路JSQ的VHDL源程序 来源:ks99
一个简单的计时器程序+源代码
浏览:84
5星 · 资源好评率100%
附赠部分代码 //开始计时按钮单击事件 private void btnOk_Click(object sender, EventArgs e) { if (timer1.Enabled == false) { this.btnOk.Text = "停止计时";
用EDA书写的数字时钟程序
浏览:116
基于Verilog DHL的数字时钟程序
EDA数字时钟设计(内含实验要求、代码及原理图)
浏览:142
EDA课程的期末考察任务,以前写的,但是只剩下这个文档了,要求如下: 结合实验室EDA实验箱,完成设计数字时钟。 1) 要求其显示时间范围是00:00 :00~23:59:59。 2) 时钟具有清零功能。 3) 时钟具有暂停计时。 4) 时钟具有调节时间功能。 5) 闹钟功能等。
eda程序数字时钟设计
浏览:88
这是一个数字时钟设计,我真的不知道描述什么了,垃圾网站,传东西这么麻烦
FPGA(EDA)电子时钟程序设计
浏览:199
5星 · 资源好评率100%
本实验代码经自己亲自编写,运行,编译,并在实验板上亲测,具有时,分,秒的调节,时分秒的重置,暂停。利用元件例化语句将十进制,6进制实现计数
EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码
浏览:109
3星 · 编辑精心推荐
一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结
系统全局时钟控制模块的verilog实现
浏览:167
利用verilog编写系统时钟模块,调用dll的IP核,将输入50MHz的系统时钟信号分频或扩频成所需要的24MHz和100MHz信号,简单易行,亲测可用
数字时钟delphi EDA 设计程序
浏览:40
比较好的模块程序。关注一下数字时钟的设计 可免费提供
EDA实训-数字日历电路报告+程序源代码
浏览:38
EDA实训--数字日历电路报告+程序源代码
多功能时钟 VHDL 源代码
浏览:147
(1)用VHDL语言编写程序,在EDA实验板上实现 (2)能正常计时。显示模式分为两种,即24小时制和12小时制。其中12小时制须显示上,下午(用指示灯显示)。时,分,秒都要显示。 (3). 手动校准电路。用一个功能选择...
EDA数字钟实现的源代码
浏览:62
EDA实验的经典题目:数字钟的实现。此数字钟可实现可调可控。
EDA实验报告—数字时钟设计
浏览:117
一份完整的EDA实验报告——数字时钟设计,含源代码(VHDL语言)。中南大学的同学下载后可以直接使用。
基于eda数字时钟设计
浏览:102
4星 · 用户满意度95%
基于EDA的数字时钟设计,很好的源代码,已经经过调试了,可以直接运行。
eda 时钟程序 VHDL程序
浏览:148
这是一个有VHDL写的时钟程序 他的功能包括整点报时条表扫描显示等等
EDA数字钟(定时器、整点报时)代码
浏览:133
EDA数字钟,完成定时器,整点报时,闹钟等等功能。
EDA时钟Verilog代码.pdf
浏览:116
EDA时钟Verilog代码.pdf
EDA编程设计秒计时器
浏览:40
多模块、层次设计秒计时器,核心计数器、译码器。内涵VHDL文件、顶层原理图、仿真波形等
数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现)
浏览:166
5星 · 资源好评率100%
EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现+仿真截图) 这是本人的课程设计,内容详尽,并包括下载到实验箱生成的文件还有相应截图。
EDA设计——计算器(含完整的quartus的完整代码)
浏览:8
EDA设计——计算器(含完整的quartus的完整代码)
EDA课程设计报告-- 数字钟(设计报告+仿真文件).
浏览:187
5星 · 资源好评率100%
EDA课程设计报告-- 数字钟(设计报告+仿真文件)
EDA实验程序(多功能数字钟)
浏览:69
5星 · 资源好评率100%
该数字钟可以实现12、24制计时转换,整点报时,状态控制,调时调分,等等
利用vivado实现FPGA的数字时钟.zip
浏览:13
在xilinx板子上实现,有闹钟和时钟的时分秒设置,以及最终闹铃的alarm输出。 利用三个子模块alarm,clock,control,以及一个顶模块实现,包含代码说明,实验报告和实现视频。
32位2进制转BCD码Verilog源代码
浏览:81
5星 · 资源好评率100%
利用Verilog写的32位的2进制转为8个BCD码输出的程序,采用流水线处理,可以用在高速时钟上,而且所需时钟个数为各个位上的数之和。
div.qpf十分频计数器
浏览:174
2.创建fdiv10.v源程序,代码如下: 3. 分析与综合fdiv10.v源程序。 (1)在Quartus II菜单中选择Processing→Start→ Start Analysis & Elaboration,进行程序代码的语法检查,如果程序有错,检查修改后再重新进行...
DFT的matlab源代码-verimap:VeriMap是一种设计套件,可将单轨RTL网表转换为可抵抗DPA攻击的双轨电路
浏览:189
DFT的matlab源代码Verimap VeriMap是用于将单轨RTL网表转换为可抵抗DPA攻击的双轨电路的工具。 其主要特点是: 易于集成到常规EDA流程中。 生成的电路是无危险的,并保留了在逻辑综合阶段集成的DFT功能。 支持两种...
计算机原理与及设计实验报告.doc
浏览:9
实验源代码 D触发器源代码: 下一状态部件源代码: 输出函数部件源代码: 五.EDA阶段的实验结果( "编译"、 "仿真" 等) 仿真结果如上图。 六.实验电路结构图 七.实验按键显示说明及引脚分配 1、本实验按键及显示...
收起资源包目录
.rar
(10个子文件)
Timer
BCD2SEG.VHD
635B
MAIN.VHD
4KB
CNT24BCD.VHD
844B
CNT10BCD.VHD
590B
资源说明.txt
436B
CNT6BCD.VHD
579B
KEYDETC_TB.VHD
17KB
MAIN.UCF
379B
KEYDETC.VHD
1KB
CLOCK.VHD
1KB
共 10 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
yaoyaohaohao
2012-07-03
比较复杂,有点看不懂
shgfhg
2013-07-27
还不错,适合新手学习
lgpingg
粉丝: 3
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
NCIAE-Data-Structure大一大二笔记
学习wireshark笔记
digital-image-数据可视化笔记
Visualization-maste移动开发
tiktok_v3.0.2.apk
aox_android.apk
tj12401101-masterdemo笔记
tj12401101前端开发笔记
database-project-massunaAi笔记
2%EF%BC%9A%E9%99%95%E8%A5%BF%E
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功