1365.2不要直接使用数字 ...................................................
1365.1只使用IEEE的标准类 .................................................
136
5可移植性的编码准则
....................................................
1354.14 使用有意义的标号 ..................................................
1354.13 使用循环 LOOP和数组 .............................................
1354.12 使用函数 .........................................................
1354.11 VHDL Entity_Architecture和Configuration段
..............................
1354.10 端口映射和Generic映射 ..............................................
1344.9端口顺序 ..........................................................
1344.8不要使用HDL的保留字 ................................................
1344.7缩进 ..............................................................
1344.6行长度 ............................................................
1344.5独立成行 ..........................................................
1344.4使用注释 ..........................................................
1334.3源文件中要有文件头 ..................................................
1334.2VHDL中Architecture的命名约定 .........................................
1324.1命名定义 ..........................................................
132
4原则描述
.............................................................
132
3基本原则
.............................................................
132
2范围
.................................................................
132
1目的
.................................................................
132
第六章
代码可重用性设计
...................................................
1315.4.9元件的引用
CoreGen/LogiBLOX ...................................
1315.4.8实现边界扫描
JTAG 1149.1 .......................................
1305.4.7专用I/O译码器 ....................................................
1295.4.6存储器的实现 ....................................................
1285.4.5用三态Buffer实现多路选择器 .........................................
1265.4.4专用全局Set/Reset资源 ..............................................
1245.4.3全局时钟Buffer ...................................................
1215.4.2充分利用IOB资源 .................................................
1175.4.1组合逻辑合理划分
四输入特点 ....................................
1175.4高效利用CLB或IOB资源 ...............................................
1145.3桶形移位器
Barrel Shifter 的两种实现方式 ...............................
1095.2.4三种编码方式的VHDL实例 ..........................................
1095.2.3状态机的容错性 ..................................................
1085.2.2设计技巧 ........................................................
1075.2.1状态机编码 ......................................................
1075.2状态机编码及设计技巧 ................................................
1075.1Xilinx器件结构特点 ..................................................
107
5与工艺结构相关的设计技巧
以Xilinx为例
..................................
1054.9复制电路
减少扇出 fanout 提高设计速度 .............................
1044.8利用电路的等价性
巧妙地 分配 延时 ..................................
1014.7组合逻辑和时序逻辑分离 ..............................................
1004.6流水线
Pipelining .................................................
994.5.4综合工具与资源共享 ................................................
994.5.3子表达式共享 .....................................................
984.5.2loop语句 .........................................................
974.5.1if语句 ...........................................................
974.5资源共享 ...........................................................
954.4减少关键路径的逻辑级数 ...............................................
924.3IF语句和Case语句
速度与面积的关系 .....................................
924.2巧妙处理比较器 ......................................................
914.1.3改变操作数的位宽 ..................................................
914.1.2使用圆括号处理多个加法器 ...........................................
894.1.1串行进位与超前进位
................................................
绝密
请输入文档编号
2001-8-28 版权所有 侵权必究 第5页 共142页
