【免费】ASICsneedat-speedverification资源-CSDN文库

需积分: 0 136 浏览量 2009-08-08 23:55:44 上传评论收藏 61KB PDF 举报

资源推荐

资源详情

资源评论

FPGA 原型设计：软件最重要！

Doug Amos，

Synplicity 公司欧洲业务开发总监

FPGA 原型设计人员艰苦努力所得的明显回报就是 ASIC

*

设计可以及时而毫无问题地完

成产品定案(tape-out)。不过，原型设计还有一点日益重要的优势，即 ASIC 或 SoC 中

嵌入的软件在项目开发的早期阶段便可与实际速度硬件进行完美集成。

为什么软件团队要关注 FPGA 原型设计问题

独立的 EDA 分析师 Gary Smith 指出（见图 1），SoC 采用的 CMOS 工艺节点日益小型

化，而且技术越来越复杂，因此软件组成部分已成为产品特色和开发焦点所在。进入市

场的最新消费类器件多采用复杂的 SoC，其中包括众多嵌入式处理器和几十万甚至数百

万行代码。Apple iPhone 就是一个很好的例子，它至少包含 3 个 ARM 处理器。加速

产品上市进程对产品推出至关重要，在此情况下，怎么才能在 SoC 环境中进行软件验

证呢？

SoC 开发团队越来越多地开始采用 FPGA 原型设计作为解决方案来进行验证并及时推出

各种类型的产品。

为什么选择原型设计技术？

集成操作系统、应用和硬件非常复杂，会出现许多不可预见的软件问题。实际速度运行

的 FPGA 原型设计能提供一个独特的环境，在关键的集成阶段节约数月之久的高强度软

件测试工作。如果这款原型设计还要采用其它软件，要进行其它实验室测试，那么原型

设计的优势会进一步体现出来，即便对客户接受度测试来说都是有益的。Synplicity

推出的 HAPS （高速 ASIC 原型设计系统）等现成的高质量 FPGA 原型验证板基本解决

了投放产品的时间问题，剩下的就是要考虑成本问题：

增加板的用量将找出更多错误

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

内容反馈

l050544117

粉丝: 1
资源: 6

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip