没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
用Verilog语言编写ALU
用Verilog语言编写ALU
Verilog
5星
· 超过95%的资源
需积分: 9
45 下载量
94 浏览量
2011-05-19
16:15:10
上传
评论
收藏
5KB
NONE
举报
温馨提示
立即下载
参数有:AluOp,OperandA,OperandB,Zero,Overflow,Less,Result 有二级译码
资源推荐
资源评论
verilog编写的ALU
浏览:53
verilog编写,八位ALU,加减与或比较 (verilog prepared eight ALU, subtract, or compare with)
用Verilog 语言实现alu的设计
浏览:19
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
Verilog实现ALU的代码
浏览:199
5星 · 资源好评率100%
Verilog实现ALU的代码
verilog中用函数写alu
浏览:2
verilog hdl中,用函数写alu算术逻辑单元,输入ab分别为三位,能执行四种运算
用Verilog 语言实现alu的设计.rar
浏览:47
用Verilog 语言实现alu的设计 用Verilog 语言实现alu的设计
VERILOG实现的4位 ALU 模块实现 5种运算
浏览:154
4星 · 用户满意度95%
VERILOG实现的4位 ALU 模块实现 5种运算 加减 与或非
Verilog编写的32位ALU(运算器)
浏览:18
4星 · 用户满意度95%
用Verilog编写的32位ALU(运算器),具有与、或逻辑运算;加、减算术运算;小于置一,零检测,以及溢出检测等功能。其中加法运算是采用了快速进位链
VHDL实现简单的ALU
浏览:170
4星 · 用户满意度95%
VHDL实现简单的ALU
alu verilog HDL 语言实现
浏览:60
4星 · 用户满意度95%
用verilog HDL语言实现ALU 运行于quartus II
Verilog HDL8位ALU
浏览:76
用Verilog HDL语言实现的一个8位ALU硬件电路
数字钟 Verilog语言编写
浏览:201
5星 · 资源好评率100%
用Verilog语言编写,实现数字时钟的功能,并可以复位,调时
一个完整的串口协议 (Verilog语言编写)
浏览:160
一个完整的串口协议 (Verilog语言编写) 经验证已通过调试!
qpsk调制解调fpga实现的非常完整工程,Verilog语言编写
浏览:192
5星 · 资源好评率100%
这是一个非常完整的qpsk调制解调用fpga实现的工程,在工程中已经能够正常使用,使用的quartus ii 开发,使用Verilog语言,文件中还包含了各种滤波器的系数文件,还有matlab仿真文件,整个工程包含从串并变换,相位映射,到成型滤波,中通滤波,cic滤波,调制,再到解调过成的下变频,匹配滤波,载波提取,位定时,判决,整个完整的过程,
Verilog语言编写的流水线CPU
浏览:22
5星 · 资源好评率100%
组成原理实验课的内容 用Verilog语言写的流水线CPU,五级流水
Verilog HDL编写的等精度频率计硬件语言
浏览:62
5星 · 资源好评率100%
Verilog HDL编写的等精度频率计硬件语言,经过验证,误差小于0.1
ALU verliog代码
浏览:14
这是使用verilog编写的ALU的代码
ALU设计 用Verilog HDL
浏览:178
3星 · 编辑精心推荐
用Verilog HDL设计一个模块,该模块实现了一个4bit的ALU,可以对两个4bit二进制操作数进行算术运算和逻辑运算 算术运算包括加法与减法 逻辑运算包括与运算、或运算 设计一个模块,利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块,从而将两个4bit ALU扩展为一个8bit ALU(详见原理框图) 用提供的4bit ALU测试模块对所实现的4
16bitALU-verilog
浏览:68
5星 · 资源好评率100%
一个16位ALU设计,该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。
计算机组成原理ALU Verilog ise文件
浏览:176
这是计算机组成原理中ALU的程序代码,用Verilog语言,ISE运行的。
用VHDL语言实现的ALU
浏览:178
5星 · 资源好评率100%
这个ALU用了三种描述方法来进行描述,分别为行为描述,数据流描述,结构描述,同时这个ALU实现的功能就是74181的功能
8位ALU (quartus2设计 & 设计报告)
浏览:149
5星 · 资源好评率100%
8位ALU (quartus2设计 & 设计报告) 由两个4位ALU串联而成 含加 减 与 或 非 与非 或非 异或共八种功能
用Verilog语言编写的8位简易CPU
浏览:16
这是一个非常简单的8位CPU,完成的功能基于《计算机速成课》7/8集,包括add、load、store、sub、jump、jump_neg、halt指令。
Verilog语言编写的LDPC编码程序
浏览:85
4星 · 用户满意度95%
从别处拖来的,用Verilog语言编写的LDPC编码程序,评价还不错
多功能数字钟设计Verilog语言编写.doc
浏览:38
多功能数字钟设计Verilog语言编写.doc
使用Verilog语言编写简单的俄罗斯方块
浏览:79
5星 · 资源好评率100%
压缩包里有两个文件,一个是课程设计时调试过得可以直接用用的,另一个是我进行了一定修改,但由于手头没有板子,没有调试过得,但注释比较全,便于理解。具体的程序解释可以看我的博客。初来乍到,多多关照~
Verilog语言编写的VGA显示-俄罗斯方块
浏览:178
5星 · 资源好评率100%
这是我们CPLD课程设计所作,VGA显示。俄罗斯方块的一部分
秒表程序Verilog语言编写 FPGA
浏览:87
4星 · 用户满意度95%
本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序,这是我们学校组织的 FPGA专周的设计题目。(已经下载到实验箱 实际运行通过了的;程序算法全部很简单, 方便阅读、更改,【呵呵 还是主要因为本人能力有限】) 题目要求如下: 1.要有百分秒、秒、分、小时(我设计的是二十四小时)。 2. 要有清零按钮和暂停按钮。 3. 下载,检查功能直到正确。 4. 数显以动态扫描显示输出
Verilog语言编写32位桶形移位器(含仿真代码).pdf
浏览:107
5星 · 资源好评率100%
数字逻辑基础与Verilog设计
Verilog 语言经典入门书籍 夏宇闻编写
浏览:88
5星 · 资源好评率100%
FPGA 入门经典 夏宇闻老师编写北航出版社出版
FPGA控制AD7606读取模数转换的数据 采用Verilog语言编写代码,并仿真测试
浏览:121
5星 · 资源好评率100%
The AD7606/AD7606-6/AD7606-4 是分别具有八个、六个和四个通道的16位、同步采样、模数数据采集系统(DAS)。每个器件均包含模拟输入钳位保护、二阶抗混叠模拟滤波器、采样保持放大器、16 位电荷再分配逐次逼近模数转换器 (ADC)、灵活的数字滤波器、2.5 V 基准电压源和基准缓冲区以及高速串行和并行接口。 采用SPI通信
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
yueqiunabanbian
2013-10-11
还不错,就是没有注释
theone_kaka
2014-01-08
还可以吧 有用的
luoluo90428
2012-09-10
这个ALU比较简单,参考价值有限,跟想象的不一样。
LookIn
2012-11-25
基础的知识~
kentjakie
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
php时间复杂度大小比较
创建型 结构型 设计型设计模式相关知识
基于PHP实现的WEB图片共享系统
Yandex 翻译 v69.6 实时OCR翻译、对话翻译,文档翻译、OCR识别提取
小红大果_lx.apk
流浪猫狗救助网站(ssm)
关于 mysql 的一些简单操作 例如修改密码 增加字符等
jdk8u231版本,匹配RXTXcomm.jar(否则会崩溃)
基于Visual Studio与Mysql连接的图书馆管理系统,有源码有视频
rxtx-2.1-7-bins-r2
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功