秒表程序Verilog语言编写 FPGA

本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 FPGA专周的设计题目。（已经下载到实验箱 实际运行通过了的；程序算法全部很简单， 方便阅读、更改，【呵呵 还是主要因为本人能力有限】） 题目要求如下： 1．要有百分秒、秒、分、小时（我设计的是二十四小时）。 2. 要有清零按钮和暂停按钮。 3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出。（七段码数显） 【注意！注意！注意】：下载后运行.....