计算机科学与技术 9 班 黄平 3105007170
数字逻辑课程设计报告
计算机科学与技术 9 班 黄平 3105007170
设计名称：多功能数字钟
设计工具：EWB 5.12 版本
相关课程：数字电子技术基础简明教程，电工电子技术实验
任务指标：具有时分秒的显示，时分可以调整，使闹钟具有整点报时和定时闹钟功能
课题综述：用方波信号发生器发出 1HZ 的稳定的方波信号作为 CP 信号输入 ,秒计数器满 6
0 向分计数器进位,分计数器满 60 向小时进位,小时计数器按“23 翻 0”规律计数，
计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校
秒。并具有可整点报时与定时闹钟的功能。
设计说明：
1． 秒钟与分钟显示电路：
分秒显示为 60 进 1，利用两片 74290 组成的 60 进制计数器如下图所示，输入计数脉
冲 CP 加在 CLKA’端，把 QA 与与 CPLB’从外部连接起来，电路将对 CP 按照 8421BCD
码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成十进制形式，十
位接成六进制形式
2．时钟显示电路：
本设计采用 24 小时进制，用两片 74290 连接成 24 进制计数器，计数信号由分钟显
示电路提供，即当分钟为 60 时小时计数加一。个位同样接成十进制形式，十位也接成
十进制形式，当十位为 2 个位为 4 时通过反馈电端，控制个位和十位同时清零，这样
就可以按 23 翻 0 规律记数了。电路图如下所示：
1
