下载 >  课程资源 >  专业指导 > 基于逻辑器件的数字时钟电路

基于逻辑器件的数字时钟电路

基于逻辑器件的时钟设计,运用计时器,分频器,逻辑门的器件的组合设计,实现时钟功能
2009-06-13 上传大小:24KB
分享
收藏 举报
基于Multisim的数字时钟电路的设计

全程自己设计的电路,全网独一无二,里面包括各部分的仿真文件,设计报告,目录等详细内容,所有功能均有实现。课程设计书的预览版在我的上传资源里有,压缩包里是详细的,帮助大家学习的同时,赚点下载积分。

立即下载
51单片机数字时钟—源程序+仿真电路(带闹钟)

51单片机数字钟课程设计(带闹钟,还有数字串在数码管上滚动显示的案例),C语言源程序+PROTEUS仿真电路图。

立即下载
数字时钟电路。仿真图。可以用multisim

multisim 数字电子钟 时钟显示功能,能够以十进制显示“时”、“分”、“秒”。 (2)具有校准时、分的功能。 (3)整点自动报时,在整点时,便自动发出鸣叫声,时长1s。

立即下载
多功能数字时钟设计报告 用555定时器 160计时器 仿真图 Multisim

多功能数字时钟设计报告 用555定时器 160计时器 仿真图这是我的课程设计报告。可作为参考 含有Multisim仿真图。不过是复制到Word文档里去拉

立即下载
数字时钟电路设计(proteus仿真电路+c源程序)

基于Proteus强大的仿真功能和丰富的元件仿真模型,提出了新的用于电子技术的仿真方 法. 使用常用的芯片555定时器和74LS90计数器设计了电路原理图,对电路的每个单元进行了 仿真实验,可以直观地观测出电路的仿真效果.

立即下载
基于DS1302数字时钟电路的设计

关于单片机 基于DS1302数字时钟电路的设计。。。

立即下载
基于FPGA的数字时钟设计

EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数模块、处理器及外设模块,并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真,运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。

立即下载
数字时钟的proteus仿真电路以及源程序图

基于单片机c51的数字时钟的proteus仿真电路以及源程序图

立即下载
数电 数字时钟电路 multisim 仿真

数字电路大作业 制作一个 可以显示 星期 小时 分钟 秒的时钟 (使用74160 改装为60进制 24进制 7进制的计时器)

立即下载
电路CAD 时钟设计报告(全)

电路CAD课程的时钟设计,能够对时间进行调整,设置闹铃时间,闹铃时间到响铃,程序是完整的

立即下载
数字逻辑数字时钟原理图

题目九.数字时钟 设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 可手动校正时、分时间和日期值。

立即下载
proteus中设计的数字时钟电路原理图

在proteus中用74160、7449、七段数码管设计的同步时钟电路,显示从00:00:00到23:59:59,然后跳转,重新计时

立即下载
数字逻辑课程设计数字时钟

1.设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 2.由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 3.可手动校正时、分时间和日期值。

立即下载
ewb数字时钟

ewb设计数字时钟,基于数字电子技术实验的仿真电路,

立即下载
基于verilog的数字时钟设计

基于verilog的数字时钟设计

立即下载
multisim_时钟的设计与仿真

基于multisim的数字时钟的设计与仿真,含有线路图及各部分电路解析

立即下载
基于单片机的数字时钟系统设计

基于单片机的数字时钟系统设计 该项目包括原理图电路图 程序源码 演示视频讲解文档全套资料 三分拿去 超值了

立即下载
基于51单片机的数字时钟的设计(c程序代码,仿真图)

上大学时做的单片机课程设计,包含c程序代码,protues仿真图

立即下载
数字逻辑课程设计-数字时钟(月日时分秒)

数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 3、可手动校正时、分时间和日期值。 这次课程设计使用到的软件为Proteus 8 Professional,version:8.3。

立即下载
(Multisim数电仿真指导)与非门逻辑功能测试及组成其它门电路

教你怎么使用multisim做数电的仿真实验,mlitisim7,multisim8,multisim10都适用。

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于逻辑器件的数字时钟电路

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: