数字逻辑第五章(2016)

### 数字逻辑第五章知识点详解 #### 5.1 触发器概述 - **触发器定义**: 触发器是一种具有存储功能的基本逻辑单元，能够保存一位二进制信息。触发器是构成数字系统中时序逻辑电路的基础。 - **触发器特性**: - **两个稳定状态**: 当输出端Q=1时，称触发器存储了“1”状态；当Q=0时，存储了“0”状态。 - **控制输入**: 通常包括一组控制输入，用于改变触发器的状态。 - **时钟端**: 有的触发器还具有时钟端CP（Clock Pulse），用于控制触发器状态的改变。 - **现态与次态**: 触发器接收到输入信号之前的状态称为现态（Qn），接收信号之后的状态称为次态（Qn+1）。 #### 5.2 基本R-S触发器 - **R-S触发器简介**: - R-S触发器是一种最基本的触发器类型，可以使用与非门或或非门来构建。 - **与非门构成的R-S触发器**: - **电路结构**: 包含两个输入端（S、R）和两个输出端（Q、Q'）。 - **状态转换真值表**: | S | R | Q_n | Q_n+1 | |---|---|------|--------| | 0 | 0 | * | * | | 0 | 1 | 0 | 1 | | 1 | 0 | 1 | 0 | | 1 | 1 | * | * | - **特征方程**: \( Q_{n+1} = S + R'Q_n \) （约束条件：\( SR = 0 \)） - **或非门构成的R-S触发器**: - **电路结构**: 类似于与非门构成的R-S触发器，但使用的是或非门。 - **状态转换真值表**: | S | R | Q_n | Q_n+1 | |---|---|------|--------| | 0 | 0 | * | * | | 0 | 1 | 0 | 1 | | 1 | 0 | 1 | 0 | | 1 | 1 | * | * | - **特征方程**: \( Q_{n+1} = S + R'Q_n \) （约束条件：\( SR = 0 \)） #### 5.3 常用的时钟控制触发器 - **时钟控制触发器介绍**: - 这类触发器通过时钟脉冲控制其状态的变化，避免了组合逻辑电路中直接由输入控制输出的问题。 - **钟控R-S触发器 (Clocked RS FF)**: - **电路结构**: 在基本R-S触发器的基础上增加了时钟端CP。 - **特征方程**: \( Q_{n+1} = CP\cdot(S + R'Q_n) \) - **逻辑变量状态转换图**: 描述了在不同CP、S、R组合下的Qn和Qn+1的状态变化。 - **主从R-S触发器 (Master-Slave RS Trigger)**: - **电路结构**: 由两个级联的R-S触发器组成，一个作为主触发器，另一个作为从触发器。 - **状态转换表**: | CP | S | R | Q_n | Q_n+1 | 注释 | |----|---|---|-----|-------|------| | 0 | 0 | 0 | 0 | 0 | 保持 | | 0 | 0 | 1 | 1 | 0 | 置0 | | 0 | 1 | 0 | 0 | 1 | 置1 | | 0 | 1 | 1 | 1 | 1 | 禁用 | | 1 | 0 | 0 | 1 | 1 | 保持 | | 1 | 0 | 1 | 1 | 0 | 置0 | | 1 | 1 | 0 | 0 | 1 | 置1 | | 1 | 1 | 1 | 1 | 1 | 禁用 | - **特征方程**: \( Q_{n+1} = CP\cdot(S + R'Q_n) \) - **D（Delay）触发器**: - **锁存器**: - **电路结构**: 包含时钟端CP和数据端D。 - **状态转换**: - 当CP=0时，Qn+1=Qn。 - 当CP=1时，Qn+1=D。 - **特征方程**: \( Q_{n+1} = D \) - **维持阻塞D触发器**: - **电路结构**: 改进了锁存器中的逻辑门结构，以消除竞争冒险问题。 - **特征方程**: \( Q_{n+1} = D \) #### 5.4 集成触发器 - **集成触发器概述**: - 集成触发器是将多个触发器以及必要的控制逻辑集成在一个芯片上的设计。 - 优点包括减少外部连线数量、提高可靠性、简化设计等。 - **集成触发器类型**: - **D触发器**、**J-K触发器**等是常见的集成触发器类型。 #### 5.5 不同类型触发器的相互转换 - **触发器转换方法**: - 通过调整控制信号或使用额外的逻辑门，可以实现不同类型的触发器之间的转换。 - 例如，可以将一个R-S触发器转换为D触发器或J-K触发器。 #### Beyond组合逻辑电路 - **组合逻辑电路局限性**: - 输入直接决定输出，无法保存状态。 - **存储功能的设计思考**: - 通过在组合逻辑电路中加入反馈路径，可以实现逻辑电路的存储功能。 - 存储功能对于描述时间相关的逻辑操作至关重要。 触发器是构成数字系统中时序逻辑电路的基础，具有存储功能，并且可以通过不同的设计和控制逻辑实现多种功能。理解不同类型的触发器及其工作原理对于数字电路的设计和应用至关重要。