● 圈 12理想的时钟信号回流示意田
◆ 正确的端接所有的时钟信号
◆ 尽量采用边缘上升速率较低的时钟
缓 冲器件
◆在时钟线路 中采用滤波电容
◆在高速的电路中采用时钟扩频技术
此外 ,还有一 些措施用 来减
小时钟 电路 以及 时钟 线路的 电磁
辐射 ,如 :
◆ 时钟信号走线长度尽可能短,线宽
尽 可能大 ,与其他 线 间距尽 可能
大,紧靠器件布局布线 ,必要时可
以走内层;时钟产生器尽量靠近使
用该时钟的器件 。
◆在 某些情况下,可以采取对时钟线
路添加保护性线路 ,如图 11所示 ,
即在时钟线两边铺设两条接地线进
行屏蔽 。
◆ 时钟电路和高频电路是主要的干扰
和辐射源 ,一定要单独安排 、远离
敏感电路 。
◆时钟输 出布线时不要采用向多个器
件直接 串行地连接 (称为菊花式连
接 );而应该经 时钟缓 冲器 分发后
向多个器件直接提供时钟信号。
◆ 石英晶体下面以及对噪声敏感的器
件下面不要走线 ,且石英 晶体振荡
器外壳要接地 。
◆ 时钟线要严格地控制 阻抗 ,如果能
从内层走线 则最好 (可减小干扰 ),
尽量少用过 孔。
◆保证时钟信 号返回路径 的完整性 ,
使信号返 回路径 (图 12)的环路面
积最小 ,减小电磁辐射。
◆各类时钟IC芯片的接地 引脚要就近
接地。
只要 在 电路 设计 上遵 守这 些
简单的 规则 ,就 可 以 最低 的成 本
和 最短 的时 间 内有 效地 控制 电磁
波辐射,提高产品的竞争力。西
一
参考资料
1.Howard W Johnson,M artin
Graham.High-Speed。Digital
Design,PrenticeHall限 ,l993.
2J A Design Guidefi CloCk Oen-
erationandDistribution http ̄jll
WWW.cypress com 。’
3.Maxim ApplicationNote 3503:
Clock Generation.f ith Spread
Specman
4-http://cn·maxim ic渊
、
一
美国国家半导体推出低抖动高精度的时钟调整器
美国国 家半导 体公司(Ns)日
前宣布推 出一系列共5款高精度时
钟调 整器 ,其特点是降低 系统时钟
噪声 ,并把时钟分配到各个功能模
块 这几款芯片内置美国国家半导
体的锁相环路、压控振荡器及高速
接 口,是业界低 抖动 的时钟调 整
器 ,可为高性 能的数据转换及数据
处理子 系统 提供 准确 的定时功 能 ,
适用于无线及有 线结构 、医疗 设备
以及测试与测量仪表等产品。
新 推 出 的 L M K 0 3 0 0 0 、
LM K 03000C 、 LM K 03001、
LMK03001C及UVlK02000时钟调整
器内置高频锁相环路、超低噪声压
控振荡 器及 可编 程的低 噪声输出系
统 这几款时钟调整器可将信号抖
动减少至 0.2ps(典型值),为低抖动
的单芯片时钟调整器 。一直 以来 ,
系统设计工程师都采用由多颗芯片
组成的压控晶体振荡器或时钟模块
来 减低抖动 ,但这个方法 较为 昂
贵 新推 出的单芯 片时钟调整器则
可大幅 降低 系统 成本 ,缩 小 电路
板 ,减低功耗 ,以及节省设计时间。
此外 ,这几款时钟调整器可产生 8
个不同版本的调 整时钟 ,每一调整
时钟的频率及斜率都可编程 ,因此
无需加设时钟分配 电路 ,不但可以
节省成本 及电路 板的空 间,而且 还
可减少信号抖动。这个功能适用于
复杂 的系统,例如可为这类系统的
不同功能模块提供所黼的不 同时钟
频率 这系列时钟调整器有 3种不
同性能级别可供选择,全部都可引
脚兼容 ,系统设计工程师只需一种
印制电路板 路设计,便可为系统预
留升级的空间,大大提高设计上 的
灵活性 。
这系列时钟调 整器 采用NS专
有 的BiCMOS8 SE艺技术制造 ,这
种先进 的硅晶 锗工艺技术确 保制
成后的芯 片可得 到低抖动和 出众
的性能 。
网址:WWW.nationa1.corn
。
一
一
~
一
一
一
~
一
一
一
一
维普资讯 http://www.cqvip.com