基于FPGA的MCUIP核设计与研究

本文对现今市场流行的基于RISC技术的MCU进行了分析,发现其使用流水 线结构来提高指令执行效率的技术会给内部控制逻辑的设计带来极大的困难。为 了简化控制器设计,本文以传统51系列的MCU为基点,对其进行了系统而深入 的分析。分析发现基于累加器的ALU结构、CISC指令体系及指令的执行时间是 影响其性能的关键因素。 针对于此,设计了一种具有特色的微处理器内核。该处理器内核采用哈佛结 构、单相时钟、全同步设计,在内核结构、指令系统和指令时序上对传统的51系 列MCU进行了改进,从而加快了微处理器的处理速度,提高了指令的执行效率。 本文所设计的MCUIP软核采用VHDL语言编写,可读性好,易于扩展使用, 易于升级,更利于软核的移植,非常适于基于IP核复用技术的SoC设计。采用各 种EDA工具对整个微控制器内核进行了较完整的软件仿真验证。验证结果表明: 所设计的微处理器核在最高时钟频率和最高指令执行速度方面均优于传统典型...