下载 >  开发技术 >  硬件开发 > 基于FPGA的计算器设计

基于FPGA的计算器设计 评分:

基于FPGA的计算器设计,实现简易加减乘除计算器设计采用VHDL语言设计
2012-03-25 上传大小:642KB
分享
收藏 (10) 举报

评论 共11条

qq_31145283 模块分化很清晰,对我的课程设计有很大的启发作用!值得大家下载借鉴!!
2015-09-23
回复
u012533721 还好 不过要是有完整的源程序那就好了
2015-06-01
回复
qq_15639629 有没有里面的程序和仿真?
2015-04-20
回复
ahu005848 资料不错,是一个完整的计算器体系
2015-04-19
回复
zdj088 资源很不错,值得借鉴
2014-05-15
回复
u014050094 我的毕业论文就是有关这个的,对我有很大的帮助。很完整,思路很清晰。
2014-03-12
回复
fangbianmian88 计算器整体的思路很重要,写的不错
2013-11-23
回复
xingjizuo01 资源不错,谢谢分享!
2013-06-14
回复
zjd_bupt 资料不错,是一个完整的计算器体系
2012-10-22
回复
chinastrength 谢谢作者,看了一下内容,对系统的架构描述的不错,但是没有具体的VHDL语言,稍微遗憾一下
2012-07-17
回复
基于FPGA的数字计数器
FPGA简易计算器 + 工程源码
使用FPGA制作简易计算器

使用FPGA制作简易计算器使用FPGA制作简易计算器使用FPGA制作简易计算器

立即下载
FPGA计算器实现心得
基于FPGA/CPLD的简易计算器

基于FPGA/CPLD的简易计算器具备以下几个功能 1.16位长度输入操作数 2.具备加、减、乘、除操作 3.具备清除操作

立即下载
简单乘法器和除法器的FPGA设计

乘法器的设计思想,其实就是把乘法还原成加法来实现。注意一点,就是进入乘法器的数据和结果数据,要在正确的时间提取。乘法不能过快,要慢于计算周期。简单除法的思想,就是将除法,还原为减法的过程。

立即下载
基于FPGA的4X4键盘控制程序设计

这是一个4X4键盘控制的程序设计,是基于FPGA的芯片开发的,用VHDL语言编程设计。

立即下载
verilog语言编写的简易计算器

这是东南大学强化班的数字电路实验中的系统设计题目之一

立即下载
verilog hdl语言简易十进制计算器

使用Verilog HDL语言开发的简易十进制计算器。输入为4*4矩阵键盘,输出为数码管,可进行一位十进制加减乘除运算。FPGA芯片为Cyclone II EP2C8C208。使用时管脚分配应根据实际硬件情况重新编订。

立即下载
FPGA-verilog秒表设计

基于FPGA的秒表设计代码及解释,使用Verilog编写,对学习数字电路的同学有所帮助

立即下载
【FPGA】【Verilog】【AX301】四则小计算器设计

可以实现包括负数的加减乘除运算的计算器。 ----------------------------------------------------------------------

立即下载
09年电子设计竞赛--基于FPGA的正弦函数计算器设计与实现

09年电子设计竞赛--基于FPGA的正弦函数计算器的设计与实现

立即下载
矩阵键盘的简易计算器(带仿真代码)

矩阵键盘,通过数码管显示,简易的计算器,已通过下板子调试

立即下载
简单的计算器,可以实现连加,连减等功能!

简单的计算器,可以实现连加,连减等功能!

立即下载
fpga实现浮点数加减乘除四则运算

按照IEEE754浮点数标准,完整的浮点数加乘除四则运算的程序,每个都是单独的一个文件,注释完整。编译仿真全通过!

立即下载
FPGA十进制计数器的设计

FPGA实验,十进制计数器的设置。通过按键输出信号,采集脉冲信号后计数,并通过七段数码管显示

立即下载
基于Android Studio 开发计算器代码

用Android Studio 开发,进行简单的连加、连减、连乘、连除功能

立即下载
基于FPGA的实时时钟设计

本设计是通过配置 DS1302 芯片来实现实时时钟的监测,附带整个工程代码

立即下载
基于FPGA 的数字PID控制器设计

基于 FPGA 的数字 PID 控制器设计基于 FPGA 的数字 PID 控制器设计

立即下载
用vs2010基于MFC编写的简易计算器

自己写的简单MFC计算器,开发平台为vs2010

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于FPGA的计算器设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
8 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: