Allegro PCB SI是一款专业的电路板信号完整性分析工具，其中的Source Synchronous Bus Analysis模块是用于仿真和分析源同步总线的一个后仿真工具。源同步总线主要应用于DDR数据总线和地址/命令/控制总线，而Allegro PCB SI 16.5版本针对DDR3地址/命令/控制总线的仿真进行了改进，提供了更为强大的仿真分析功能。本文将介绍如何使用Bus Analysis进行DDR3总线分析。
进行Bus Analysis之前需要了解其基本概念。源同步总线是一种同步方式，在该方式中，数据是和时钟信号一起传输的。在DDR3系统中，源同步总线使用了诸如数据读取、写入、地址、命令和控制信号等多种总线。由于这些总线的信号传输速率极高，因此对信号完整性要求极高。Allegro PCB SI的Bus Analysis工具正是为了帮助工程师评估这些高速信号的完整性。
执行Bus Analysis的一般步骤包括：实例介绍、准备工作、打开文件、SISetup和DesignAudit、总线设置、确认缓冲器模型参数、总线仿真以及仿真结果分析。
实例介绍部分通过一个使用了DDR3芯片的DSP主板示例，说明了总线分析的具体流程。DDR3-1066规格的DSP主板具有特定的内存控制器、DDR3芯片、运行频率、主板叠层等技术参数。
准备工作是执行总线分析前的重要环节，需要以下两个关键文件：IBIS模型文件和datasheet、Derating Table文件。IBIS模型是一种电子行为模型，可以模拟芯片的输入/输出性能。Datasheet则提供了芯片的基本信息和电气特性。Derating Table文件用于对信号进行温度和电压的降额处理，以预测电路在最差情况下的性能。
打开文件是仿真分析的第一步，主要是加载需要仿真的PCB设计文件。
SISetup和DesignAudit是设置仿真环境和审查设计的过程，确保所有的设计规则符合仿真要求。
总线设置是Bus Analysis的核心步骤，涵盖了创建仿真总线、设置总线参数、指定缓冲器模型、选择时钟或选通信号、选择对应的总线网络、指定元件参数以及添加激励等多个方面。创建仿真总线（CreateSimulationBus）是指定总线中的信号线以及它们之间的关系。设置总线方向、控制器位号、触发沿和Derating Table文件是为总线仿真做准备。指定缓冲器模型（AssignBusComponentBufferModels）是为了给总线中的每个驱动器分配正确的IBIS模型。选择时钟或选通信号（SelectClocksorStrobes）和对应的总线网络（AssignBusXnetstoClocksorStrobes）确保了信号的正确时序关系。指定元件参数（SpecifyComponentParameters）则允许工程师为仿真模型设置特定的参数，比如电阻、电容值等。添加激励（AssignBusStimulus）是为了给总线提供仿真输入信号。
确认缓冲器模型参数是检查IBIS模型是否准确反映了器件的实际电气特性。总线仿真是通过运行预设的仿真参数进行实际信号仿真的步骤，仿真参数设置（2.7.1）和运行仿真（2.7.2）是其中的关键环节。
仿真结果是分析总线仿真的最终输出，它包括波形（2.8.1）和报告（2.8.2）。波形图显示了信号的时序和幅度信息，而报告则整理了仿真结果的详细数据，可以用来进一步分析信号质量、时序问题等。
通过以上步骤的介绍，可以看出Allegro PCB SI的Bus Analysis是一个详细且复杂的信号完整性仿真流程，它涉及到多个环节的紧密配合。使用Bus Analysis工具能够帮助工程师提前发现并解决设计中的信号完整性问题，从而提高电路板设计的成功率和可靠性。随着DDR3等高速电路设计的普及，掌握Allegro PCB SI Bus Analysis的使用方法显得尤为重要。
- 1
- 2
前往页