没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
MIPS32的异常与中断
MIPS32的异常与中断
mips32
异常
5星
· 超过95%的资源
需积分: 50
9 下载量
10 浏览量
2011-02-14
17:06:00
上传
评论
收藏
165KB
PDF
举报
温馨提示
立即下载
对MIPS32的异常与中断简介 一语中的
资源推荐
资源评论
MIPS 异常中断 代码分析 解决开发异常的好手册
浏览：190
4星 · 用户满意度95%
MIPS 异常中断 代码分析 前几天公司遇见一个问题，学习终于搞定，特将次文档发布与大家共享
(MIPS体系结构剖析,编程与实践)第4章MIPS异常和中断处理文库[参考].pdf
浏览：33
(MIPS体系结构剖析,编程与实践)第4章MIPS异常和中断处理文库[参考].pdf
嵌入式系统的异常和中断
浏览：134
嵌入式系统的异常和中断，描述了异常和中断的概念以及应用。
3-异常与中断1
浏览：2
第七章 基于平头哥E902处理器的SoC设计——(3)无剑100 SoC 异常与中断邸志雄@西南交通大学slides与源代码网址 http://www.dizh
中断与异常1
浏览：83
综上我们可以知道在IA-32中发生中断时我们是如何找到终端服务子程序的入口地址的：1、产生中断获得中断类型码，由中断类型码*8+IDTR得到地址访问中断描述符表
中断与异常介绍
浏览：50
中断与异常原理、区别介绍的ppt文档
中断和异常(微原理型计算机).ppt
浏览：156
5星 · 资源好评率100%
中断和异常(微原理型计算机).ppt
支持异常和中断的CPU verilog设计和仿真代码
浏览：195
5星 · 资源好评率100%
支持异常和中断的MIPS单周期CPU、添加cause、epc、status寄存器。支持算术溢出异常和非嵌套中断。支持mtc0、mfc0、eret指令
北京工业大学计算机组成原理课程设计Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)
浏览：5
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3...
mips资料入门
浏览：104
mips的入门资料 MIPS CPU 体系结构概述 寄存器约定 MIPS 异常和中断处理 流水线
一个简单双核CPU的verilog实现（加中断、异常处理，已通过实验箱验证）
浏览：46
4星 · 用户满意度95%
一个简单双核CPU的verilog实现（加中断、异常处理已通过实验箱验证）可以实现双核交替访存，提高访问存储器效率，同时可以通过内存数据区实现双核数据的共享。
中断与异常……66666
浏览：157
中断及异常………………………………………………………………
异常与中断_按键中断.rar
浏览：124
按键中断测试程序
CPU中断与异常详解
浏览：103
CPU中断与异常详解英文版，非常详细清晰，供大家参考。
操作系统的中断和异常是什么？操作系统的中断和异常视频教程
浏览：170
操作系统的中断和异常是什么？操作系统的中断和异常视频教程
基于Verilog实现mips五级流水线CPU设计【100013168】
浏览：137
5星 · 资源好评率100%
本次课程设计主要实现的是 Openmips 处理器，是一款具有哈佛结构的 32 标量处理器，兼容 MIPS32 Relerase1 指令集的结构，这样的好处是可以使用现有的 mips 编译环境实现，如 GCC 编译器等，具体的设计目标如下： ...
MIPS汇编语言程序设计]
浏览：46
这本书的用户将获得一个当代计算机体系结构的基本概念的理解...精心编写的，显然是有组织，这本书涵盖了MIPS架构的基础知识，包括算法开发，数字系统，函数调用，可重入函数，内存映射I / O，异常和中断，和浮点指令。
MiPS16e与32汇编代码
浏览：92
对于MIPS CPU而言，减小代码尺寸的一种...这就意味着：异常和中断处理都必须编译为MIPS32指令。经过分析发现，和体系结构相关的汇编代码（包括异常和中断处理部分的代码）编译之后所占的空间不是太多，不到100KB的样子
MIPS CPU体系结构概述
浏览：35
3星 · 编辑精心推荐
本文介绍MIPS体系结构，着重于其寄存器约定，MMU及存储管理，异常和中断处理等等。 通过本文，希望能提供一个基本的轮廓概念给对MIPS CPU及之上OS有兴趣的读者。 并能开始阅读更详细的归约(SPECIFICATION)资料。
Cache-CPU:基于 MIPS32 指令子集的处理器
浏览：182
#Cache CPU Cache CPU(CaCPU) 是一个基于 MIPS32 指令子集的多周期处理器。 它支持 48 条指令、异常和中断处理、MMU 和 TLB 以及特权级别。 它主要在 VHDL 中实现。 Cache 只是我们的团队名称，并不代表 CPU 使用的...
s3c2410 中断异常处理.rar_hope2pr_中断
浏览：155
s3c2410 中断异常处理，适合新手入门
070-中断和异常导读1
浏览：58
第八讲 中断和异常801-中断和异常的来源大家好，我就是一个CPU,那我的任务呢就是进行运算，有人交给我了一个本，上面写了很多的算式，让我进行运算，好，那我就开
s3c2410 中断异常处理
浏览：188
s3c2410 中断 异常处理 farsight 中断异常处理过程是我们学嵌入式驱动开发的入门点
中断异常处理流程.doc
浏览：73
中断异常处理流程.doc
MIPS汇编语言程序设计
浏览：63
5星 · 资源好评率100%
精心编写的，显然是有组织，这本书涵盖了MIPS架构的基础知识，包括算法开发，数字系统，函数调用，可重入函数，内存映射I / O，异常和中断，和浮点指令。 对于在系统，系统开发，系统的分析和系统维护领域的员工。 ...
北京工业大学计算机组成原理project3代码，测试程序 99分
浏览：48
5星 · 资源好评率100%
Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3...
OpenMIPS_VerilogHDL_Study_v1.1.rar
浏览：185
OpenMIPS处理器，是一款具有哈佛结构的32位标量处理器，兼容MIPS32 Release 1指令集架构（后文不再注明Release 1）。这种优点是能够使用现有的MIPS编译环境，如：GCC编译器等。OpenMIPS的设计目标例如以下。 五...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
callusman10
2012-12-05
写的比较单薄啊，起码连中断是不是在任务环境中执行都没有说清楚。
Jane_D
粉丝: 2
资源:
4
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
Zookeeper服务端&客户端编译脚本
毕业设计-基于Flask框架构建的订单管理系统
ARMV7A 安卓 FFMPEG so库
【Scratch最新版】加入全球少儿编程运动：Scratch让每个孩子都能成为创造者（含有windows和苹果端）
本科毕业设计-多目标跟踪场景下基于 MCMC 的数据关联技术设计
基于matlab超级电容器Simulink模型.zip
爱恩斯坦棋 α-β剪枝 纯C++ 计算机博弈
通用对讲机写频软件kpg87d
NSE7-SDWAN-20240507.vce
ACL实验例题，有需要的查看，不建议看
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
5星 · 超过95%的资源 需积分: 50 9 下载量 10 浏览量
2011-02-14
17:06:00
上传
评论
收藏 165KB PDF 举报 
