没有合适的资源?快使用搜索试试~ 我知道了~
计算机组成原理小抄西安皇家邮电大学御用版 .doc
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 49 浏览量
2021-10-11
12:15:17
上传
评论 1
收藏 79KB DOC 举报
温馨提示
试读
3页
计算机组成原理小抄西安皇家邮电大学御用版 .doc
资源推荐
资源详情
资源评论
数字计算机主要组成部分:
1.运算器
2.存储器
3.控制器
4.适配器与输入输出设备
控制器的基本任务,就是按照计算程序所排
的指令序列,先从存储器取出一条指令放到
控制器中,对该指令的操作码由译码器进行
分析判别,然后根据指令性质,执行这条指
令,进行相应的操作。接着从存储器取出第
二条指令,在执行这第二条指令。每取出一
条指令,控制器中的指令计数器就加 1,从
而为取下一条指令做好准备,这也就是指令
为什么在存储器中顺序存放的原因。
指令和数据统统放在内存中,从形式上看它
们都是二进制数码。一般来讲,在取指周期
中从内存读出的信息是指令流,它流向控制
器;而执行周期中从内存读出的信息流是数
据流,它由内存流向运算器。
计算机软件一般分为两大类:一类叫系统程
序,一类叫应用程序
浮点加减运算的操作过程大体分为四步:
(1) 0 操作数检查
浮点加减运算过程比定点运算过程复
杂。如果判知两个操作数x或y中有一个数
为 0,即可得知运算结果而没有必要再进行
后续的一系列操作以节省运算时间。
(2) 比较阶码大小并完成对阶
两浮点数进行加减,首先要看两数的阶码
是否相同。若二数阶码相同表示小数点是对
齐的,可以进行尾数的加减运算;若二数阶
码不同表示小数点位置没有对齐,此时必须
使二数阶码相同这个过程叫作对阶。在对阶
时总是使小阶向大阶看齐,即小阶的尾数向
右移位(相当于小数点左移) ,每右移一位其
阶码加 1,直到阶码相等
(3) 尾数求和运算
对阶结束后,即可进行尾数的求和运
算。不论加法运算还是减法运算,都按加法
进行操作,其方法与定点加减法运算完全一
样。
(4) 结果规格化
在浮点加减运算时,尾数求和的结果
也可以得到 01.ф…ф 或 10.ф…ф,即两
符号位不等,这在定点加减法运算中称为溢
出,是不允许的。但在浮点运算中 ,它表明
尾数求和结果的绝对值大于 1,向左破坏了
规格化。此时将运算结果右移以实现规格化
表示称为向右规格化。规则是:尾数右移 1
位阶码加 1。当尾数不是 1.M 时需向左规格
化。
(5) 舍入处理
在对阶或向右规格化时尾数要向右移
位,这样被右移的尾数的低位部分会被丢掉,
从而造成一定误差,因此要进行舍入处理。
简单的舍入方法有两种:一种是 "0 舍 1
入"法。另一种是"恒置一"法。
在 IEEE754 标准中,舍入处理提供四
种可选方法
:
就近舍入 其实质就是通常所说的“四舍五入”。
朝 0 舍入 即朝数轴原点方向舍入,就是简
单的截尾。这种方法容易导致误差积累。
朝+∞舍入 对正数来说,只要多余位不全为
0 则向最低有效位进 1;对负数来说则是简
单的截尾。
朝-∞舍入 处理方法正好与 朝+∞舍入情
况相反。对正数来说,只要多余位不全为 0
则简单截尾;对负数来说向最低有效位进
1。
SRAM(静态 RAM:Static RAM)
1.以触发器为基本存储单元
2.不需要额外的刷新电路
3.速度快,但集成度低,功耗和价格较高
DRAM(动态 RAM:Dynamic RAM)
1.以单个 MOS 管为基本存储单元
2.要不断进行刷新(Refresh)操作
3.集成度高、价格低、功耗小,但速度较
SRAM 慢
DRAM 的刷新方式:
集中式:在刷新间隔内,前段时间进行正常
操作,不刷新;需要刷新时,暂停读 /写周
期,集中刷新整个存储器, 由于刷新集中
进行,会造成芯片“死时间”过长;因为芯片
在刷新过程中,禁止了正常的读/写操作
分散式:把一个存储周期分为两半,前半段
时间用来读/写操作或维持信息,后半段时
间作为刷新操作时间,加长了系统周期,刷
新过于频繁
多模块交叉存储器:
方式 1:顺序方式
某个模块进行存取时,其他模块不工作,
某一模块出现故障时,其他模块可以照常工
作,通过增添模块来扩充存储器容量比较方
便。但各模块串行工作,存储器的带宽受到
了限制。
(d) 特点:
1.易扩充容量
2.故障局部性。
(e) 缺点:
各模块串行工作,带宽受到限制。
方式 2:交叉方式
地址码的低位字段经过译码选择不同的模
块,而高位字段指向相应模块内的存储字。
连续地址分布在相邻的不同模块内,同一个
模块内的地址都是不连续的。对连续字的成
块传送可实现多模块流水式并行存取,大大
提高存储器的带宽。
(d) 特点:
1.多模块并行工作,速度快
2.不易扩展
3.故障全局性。
Cache 的工作原理
1、Cache 以块为单位进行操作
2、当 CPU 发出访内操作请求后,首先由
Cache 控制器判 断 当 前请 求的字是否在
Cache 中,若在,叫命中,否则,不命中
3、若命中:
若是“读”请求,则直接对 Cache 读,与主
存无关.
若是“写”请求:Cache 单元与主存单元同时
写(Write through 写)
只更新 Cache 单元并加标记,移出时修改
主存(写回 Copy back)
只写入主存,并在 Cache 中加标记,下次
从 MM 读出,保证正确。
4、未命中时:
若 是 “ 读” 请 求 , 则 从 主 存 读 出所 需 字 送
CPU,且把含该字的一块送 Cache,称“装
入通过”,若 Cache 已满,置换算法;
资源评论
hualuodiewu
- 粉丝: 0
- 资源: 5万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功