基于FPGA的FIR数字低通滤波器的IP核设计..pdf

版权申诉

37 浏览量 2023-09-12 13:15:27 上传评论收藏 3.16MB PDF 举报

资源推荐

资源详情

资源评论

1 系统设计

1.1 设计要求

设计并制作一个数字幅频均衡功率放大器。该放大器包括前置放大、带阻网络、数字幅频

均衡和低频功率放大电路，其组成框图如图 1 所示。

图 1.1 数字幅频均衡功率放大器组成框图

1.2 总体设计方案

1.2.1 方案论证与比较

（1）整体方案选择方案

方案一：模拟式幅频均衡功率放大器

输入信号经过前置放大并经过带阻网络后，信号的幅度将按照频率的不同而衰减。为了达

到均衡幅频，在带阻网络之后连反向带阻网络，叠加后即可实现幅频均衡。最后将幅频均衡信

号通过低频功放。模拟式均衡功率放大器避免了大量的软件编程，但是性能不稳定，而且不符

合本题目的数字幅频均衡的任务要求。

方案二：基于 DSP 的数字幅频均衡功率放大器

该方案利用 DSP 对放大、带阻后的信号进行数字处理， A/D 采样之后利用 FFT 对幅值进行

乘法补偿，然后进行 IFFT 转换成时域，再用 D/A 转换为模拟量，最后利用低频功放进行功率

放大。 DSP 拥有 FFT、 IFFT、浮点运算等 IP 核，可以直接调用，减轻了软件部分的工作量。但

是 DSP 造价高，兼容性较差。

方案三：基于 FPGA 的数字幅频均衡功率放大器

信号经前置放大、带阻网络后，可对其进行 A/D 采样，然后利用 FFT 转换到频域后对各频

率的幅值进行补偿，再利用 IFFT 进行反变换，经 D/A 转换成模拟量，然后进行低频功率放大。

本方案利用 FPGA 进行数字处理以实现幅频均衡。这种方法成本低，效果好。

鉴于任务要求和实际情况，权衡以上三种方案，本设计采取方案三：基于 FPGA 的数字幅

频均衡功率放大器。

（2）前置放大的方案设计与选择

方案一：利用两级 OP07 放大， OP07 放大倍数较高，且元件易购得。但是 OP07 在频率

大约超过 10kHz 时增益随频率的变化而变化。

方案二： AD603 与 NE5532 级联放大。 AD603 增益高且稳定， NE5532 噪声低，在

20Hz-20kHz内增益稳定。

方案选择：对于任务要求，前置放大器应该放大倍数足够大，在 20Hz-20kHz的频带内增

益稳定。另外，鉴于输入信号为有效值小于 10mV的小信号，放大器应考虑噪声影响。方案一

中 OP07在频率范围内增益不够稳定。方案二可以获得较高的增益，且噪声较小，增益稳定，

符合系统要求。故选用方案二。

（3）A/D采样电路、D/A转换电路的选择

根据采样定理，和信号的最高频率 fsmax=20kHz,求得采样频率 fc > 2fmax，即 fc 必须

大于 40kHz。对应采样最小时间 T=1/ fc=25 (

)，我们考虑了 AD7810 和 MAX148，经过对

性能的分析比较，设计选择了转换速度快，转换精度高的 MAX148。实现 IFFT 信号模拟输出需

要经过 D/A 转换电路。选择时考虑了 DAC0808 和 TLC5615 两款芯片。经过实际分析和性能

比较， TLC5615 可达到 10 位转换，串行输出，外围电路简单。所以本系统选择 TLC5615。

（5）低频功率放大器电路的设计和选择

功率放大器分为甲类、乙类、甲乙类、丙类、丁类放大器。通常运用的放大器中效率比

较： η

甲 <

甲乙 <

乙 <

丙 <

丁

常用的放大器中理想情况下甲类放大器的最高效率为 50%，乙类功放的最高频率为 78.5%，

丙类功放的最高频率可达 85%-90%。但丙类功放要求特殊形式负载，不适用低频，而甲类放大

器达不到效率≥ 60%的系统要求。所以本系统选择使用乙类放大器作为低频功放。实际设计时

在电路中引入了反馈电路，试性能有了较好的改善。由于不能使用 MOS 集成功率模块，本设计

使用晶体管二极管和分立的大功率 MOS 管等元件搭建了引入反馈的乙类推挽功率放大器。

1.2.2 系统组成

经过以上各方面的方案论证与分析比较，本设计采用基于 FPGA 数字幅频均衡功率放大器

的方案。具体系统框图如图 1.2 所示。系统分为前置放大器、带阻网络、 FPGA 数字处理模块、

功率放大器模块。前置放大器使用 AD603 和 NE5532 级联放大，阻带网络按题目说明焊接，得

到频域值，数字幅频均衡部分使用 FPGA 技术，先用 MAX148 进行采样，再利用 FFT 原理进行幅

频补偿，然后进行 IFFT，经 D/A 转换得到信号时域模拟量，再通过功率放大电路完成功率放

大。

AD603、 NE5532 级联

MAX148

FPGA 数字处理部分

输出信号

图 1.2 基于 FPGA 的数字幅频均衡功率放大器系统框图

2 单元硬件电路设计

2.1 前置放大的设计

带阻

网络

A/D

转换

FFT

幅值补偿

前置

放大器

功率放

大器

D/A

转换

IFFT

题目要求输入信号有效值小于 10mV，电压放大倍数不小于 400 倍，增益

A（ dB） =20 lg400=52.04（ dB），而输入信号频率在 20Hz－ 20kHz，所以要求选用放大器须有

足够的增益和增益带宽。

AD603 是 AD 公司推出的一种低噪声且由电压控制的增益放大器。它提供精确的、可由管

脚选择的增益，它的增益是线性变化的 ,且在温度和电源电压变化时有很高的稳定性 ,在带宽为

9MHz 时增益控制电压 V

= V

- V

(- 500mV ≤V

≤500mV )，理论上增益与增益控制电压

的关系 : 增益 A

(dB) = 40V

+ 30 (从 10dB 到 50dB)

NE5532 的增益计算：增益 A

（ dB） =20lg（ R

） (dB)

级联后增益可达： A(dB)= (40V

+ 30)× [20lg（ R

） ] (dB)

而且增益在带宽内可调，信号不失真。在 20Hz-20kHz 通频带内衰减小于 -1dB。

为了实现输出阻抗为 600Ω ，在输出端加射级跟随器然后串联 600Ω 电阻。

前置放大器电路如图 2.1 所示。电压增益可由滑动变阻器 R4、 R3 来控制， R4 控制 V

= V

- V

C2=

– 0= V

C1，

R3 控制 R

E ，

这样即可实现增益可调。

图 2.1 前置放大电路图

2.2 带阻网络的设计

根据题目说明 1 的带阻网络图搭建带阻电路。为了达到较高的精度，所用电阻精确度均

为千分之一，电感电容也精确度较高。带阻网络电路如图所示。

信号经过带阻网络后时域变为频域，各个频率对应特定的幅值。其波特图特性为 400Hz

左右衰减倍数大，从约 400Hz 向两侧的衰减倍数逐渐减小。

2.3 A/D 采样、 D/A 转换的电路的设计

A/D 部分实现模拟信号到数字信号的转换， ADC 采用 10 位的 MAX148。电路图如图附录

4.2 所示。在模拟信号输入端加 600Ω 接地，然后串接射级跟随器。

D/A 部分将数字处理部分得到的数字信号转换成模拟信号，芯片采用 10 位转换、串行输

出的 TLC5615，外围电路如图附录 4.3 所示。

2.４功率放大器电路的设计

电路如图 2.5 所示，设计为引入反馈的乙类推挽 MOS 管功率放大器。电路的 MOS 管选用

IFR9530 和 IFR530 组成对管使用， NE5532 构成电压驱动激励级，功率放大器采用± 20V 为供

电。因为经过前置放大器、带阻网络、数字幅频均衡后的信号会使 Vi 放大 400 倍左右，所以

当 Vi 为 5mV 时功率放大器前端的输入电压 V

约为 2V 。功率放大器的负载为 R

8Ω 。

剩余49页未读，继续阅读

评论收藏

内容反馈

版权申诉

hhappy0123456789

粉丝: 58
资源: 5万+

基于FPGA的FIR数字低通滤波器的IP核设计..pdf

基于FPGA的FIR低通滤波器的设计分析.pdf

基于FPGA的FIR数字带通滤波器的仿真设计.pdf

基于FPGA的FIR数字滤波器设计.pdf

基于FPGA的FIR低通滤波器设计

基于FPGA的FIR数字低通滤波器的设计.docx

基于FPGA的FIR低通滤波器的设计与实现.pdf

基于IP核的FIR低通滤波器的设计与实现

基于MATLAB的FIR数字低通滤波器分析和设计.pdf

FIR滤波器设计文献集-基于频率采样法FIR数字滤波器的设计.pdf

基于MATLAB的IIR与FIR滤波器的课程设计.pdf

基于频率抽样法的FIR数字低通滤波器的设计

基于Blackman窗的FIR数字低通滤波器设计.doc

基于-DSP的FIR数字低通滤波器设计.doc

基于单片机PIC18F87J11的FIR数字低通滤波器设计与实现.pdf

数字信处理等波纹数字FIR低通滤波器.pdf

FIR滤波器设计文献集-基于MATLAB的FIR数字滤波器的设计.pdf

基于MATLAB的布莱克曼窗FIR数字低通滤波器设计程序.pdf

基于Matlab和FPGA的FIR数字滤波器设计及实现.pdf

基于DSP的FIR数字低通滤波器设计.doc

基于MATLAB的FIR数字低通滤波器分析和设计

基于MATLAB的FIR数字低通滤波器设计.doc

数字信号处理课程设计-等波纹数字FIR低通滤波器.pdf

基于FPGA的抗混叠FIR数字滤波器的设计与实现.pdf

DSP综合课程设计-基于TMS320C5402的FIR数字滤波器的设计.docx

最新资源