没有合适的资源?快使用搜索试试~ 我知道了~
基于FPGA的电子钟设计.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 27 浏览量
2023-05-20
07:46:36
上传
评论
收藏 868KB PDF 举报
温馨提示
试读
25页
基于FPGA的电子钟设计.pdf
资源推荐
资源详情
资源评论
目 录
第一章绪论 1
第二章可编程逻辑器件概述及设计方案 2
2.1 CPLD/FPGA 概述及 VHDL 语言的特点 2
2.2 可编程逻辑器件的分类和发展历程 4
2.3 EPF10K10LC84-4 芯片简介 5
2.4 电子时钟的设计方案 6
第三章系统电路设计 7
3.1 总体设计 7
3.2 显示电路设计 8
3.2.1 分频器电路 10
3.2.2 扫描电路电路 11
3.2.3 BCD 码多路选择器 12
3.2.4 BCD 译码器 13
3.2.5 位选码电路 15
3.3 电子时钟计数器电路设计 15
3.3.1 秒和分计数器设计 16
3.3.2 小时计数器设计 17
总结 22
参考文献 23
致谢错误!未定义书签。
I / 25
第一章 绪 论
时钟,自从它发明的那天起,就成为人类的朋友,但随着时间的推移,科学
技术的不断发展,人们对时间计量的精度要求越来越高,应用越来越广。现今,
高精度的计时工具大多数都使用了石英晶体振荡器,由于电子钟,石英表,石英
钟都采用了石英技术,因此走时精度高,稳定性好,使用方便,不需要经常调校,
数字式电子钟用集成电路计时时,译码代替机械式传动,用 LED 显示器代替显
示器代替指针显示进而显示时间,减小了计时误差,这种表具有时,分,秒显示
时间的功能,还可以进行时和分的校对,片选的灵活性好。
20 世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透
了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,
同时也使现代电子产品性能更进一步,产品更新换代的节奏也越来越快。
现代电子设计技术的核心是 EDA ( Electronic Design Automation ) 技术。
EDA 技术就是依赖功能强大的计算机,在 EDA 工具软件平台上,对以硬件描述
语言 HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件。
20 世纪 80 年代末,出现了 FPGA(Field Programmable Gate Array),CAE 和 CAD
技术的应用更为广泛,它们在 PCB 设计的原理图输入,自动布局布线及 PCB 分
析,以及逻辑设计、逻辑仿真、布尔综合和化简等方面担任了重要的角色,为电
子设计自动化必须解决的电路建模、标准文档及仿真测试奠定了基础。硬件描述
语言是 EDA 技术的重要组成部分,VHDL 是作为电子设计主流硬件的描述语言。
本论文就是应用 VHDL 语言来实现秒表的电路设计。VHDL 语言是标准硬件描
述语言,它的特点就是能形式化抽象表示电路结构及行为,支持逻辑设计中层次
领域的描述,借用了高级语言的精巧结构简化电路描述,具有电路模拟与验证及
保证设计的正确性,支持电路由高层向低层的综合变换,便于文档管理,易于理
解和设计重用。
本课题选用了 Altera 公司的 FPGA 产品并以其专门开发软件为平台,运用
VHDL 硬件描述语言设计一个电子时钟。CPLD/FPGA 以高集成度、高速度和高
可靠性而著称,运用 FPGA 进行产品开发,其开发周期短,投资风险小,产品上
市速度快,决定其有着无比的市场前景,是现代 EDA 技术中广泛运用的硬件。
该系统通过 VHDL 语言和原理图混合应用的方式来实现电子时钟的设计,
并下载到硬件之中进行验证。我们将电子时钟的设计分成了四大模块,分别是时
间计数器模块;键盘控制模块;显示电路模块和时间调整模块。
本次设计主要让我们掌握 CPLD/FPGA 的研发过程,掌握 VHDL 语言的编
程思想及过程,以及电子时钟基本功能和实现的基本原理。
1 / 25
第二章 可编程逻辑器件概述及设计方案
可编程逻辑器件 PLD(Programmable Logic Device)是 20 世纪 70 年代发展
起来的一种新的集成器件。PLD 是大规模集成电路技术发展的产物,是一种半定
制的集成电路,结合计算机的软件技术(EDA 技术)可以快速、方便地构建数
字系统。
2.1 CPLD/FPGA 概述及 VHDL 语言的特点
1、CPLD/FPGA 概述
不论是简单的还是复杂的数字系统都是由基本门来构成的,如与门、或门、
非门、传输门等。
人们发现,不是所有的基本门都是必须的,如用与非门单一基本门就可以
构成其他的基本门。任何的组合逻辑函数都可以化为“与—或”表达式。即任何的
组合电路(需要提供输入信号的非信号),可以用“与门—或门”二级电路实现。
同样,任何时序电路都可由组合电路加上存储元件,即锁存器、触发器、 RAM
构成的。由此人们提出了一种可编程电路结构,即乘积项逻辑阵列结构。
当然,“与—或”结构组成的 PLD 器件的功能比较简单。此后,人们又从 ROM
工作原理、地址信号与输出数据间的关系以及 ASIC 的门阵列法中获得启发,构
造另外一种可编程的逻辑结构,那就是 SRAM 查表的方式,并使用多个查找表
构成了一个查表阵列,称为可编程门阵列(Programmable Gate Array)。可编程逻
辑器件的两种主要类型是现场可编程门阵列( FPGA)和复杂可编程逻辑器件
(CPLD)。 在这两类可编程逻辑器件中,FPGA 提供了最高的逻辑密度、最丰
富的特性和最高的性能。 现在最新的 FPGA 器件,如 Xilinx Virtex™系列中的部
分器件,可提供八百万"系统门"(相对逻辑密度)。 这些先进的器件还提供诸如
内建的硬连线处理器(如 IBM Power PC)、大容量存储器、时钟管理系统等特性,
并支持多种最新的超快速器件至器件(device-to-device)信号技术。 FPGA 被应
用于 X 围广泛的应用中,从数据处理和存储,以及到仪器仪表、电信和数字信号
处理等。
与此相比,CPLD 提供的逻辑资源少得多 - 最高约 1 万门。 但是,CPLD 提供
了非常好的可预测性,因此对于关键的控制应用非常理想。 而且如 Xilinx
CoolRunner™系列 CPLD 器件需要的功耗极低,并且价格低廉,从而使其对于成
本敏感的、电池供电的便携式应用(如移动和数字手持助理)非常理想。
FPGA 基于 SRAM 的架构,集成度高,以 LE(包括查找表、触发器及其他)为
基本单元,有内嵌 Memory、DSP 等。具有易挥发性,需要有上电加载过程。在
实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有
2 / 25
广泛应用,如 Altera Stratix 系列。
CPLD 基于 EEPROM 工艺,集成度低,以 MicroCell(包括组合部分与寄存器)
为基本单元。具有非挥发特性,可以重复写入。在粘合逻辑、地址译码、简单控
制、FPGA 加载等设计中有广泛应用,如 Altera MAX3000A 系列。
详细比较:尽管 FPGA 和 CPLD 有很多共同特点,但由于 CPLD 和 FPGA 结构上的
差异,具有各自的特点:①CPLD 更适合完成各种算法和组合逻辑,FP GA 更适合
于完成时序逻辑。换句话说,FPGA 更适合于触发器丰富的结构,而 CPLD 更适
合于触发器有限而乘积项丰富的结构。
②CPLD 的连续式布线结构决定了它的时序延迟是均匀的和可预测的 ,而 FPGA
的分段式布线结构决定了其延迟的不可预测性。
③在编程上 FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具有固定内连电
路的逻辑功能来编程,FPGA 主要通过改变内部连线的布线来编程;FP GA 可在逻
辑门下编程,而 CPLD 是在逻辑块下编程。
④FPGA 的集成度比 CPLD 高,具有更复杂的布线结构和逻辑实现。
⑤CPLD 比 FPGA 使用起来更方便。CPLD 的编程采用 EPROM 或 FASTFLASH
技术,无需外部存储器芯片,使用简单。而FPGA 的编程信息需存放在外部存储
器上,使用方法复杂。
⑥CPLD 的速度比 FPGA 快,并且具有较大的时间可预测性。这是由于FPGA 是
门级编程,并且 CLB 之间采用分布式互联,而 CPLD 是逻辑块级编程,并且其
逻辑块之间的互联是集总式的。
⑦在编程方式上,CPLD 主要是基于 EPROM 或 FLASH 存储器编程,编程次数可达
1 万次,优点是系统断电时编程信息也不丢失。CPLD 又可分为在编程器上编程
和在系统编程两类。FPGA 大部分是基于 SRAM 编程,编程信息在系统断电时丢
失,每次上电时,需从器件外部将编程数据重新写入 SRAM 中。其优点是可以
编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。
⑧CPLDXX 性好,FPGAXX 性差。
⑨一般情况下,CPLD 的功耗要比 FPGA 大,且集成度越高越明显。
2、VHDL 语言的特点
(1)与其他的硬件描述语言相比,VHDL 具有更强的行为描述能力,从而决
定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体
的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证。
(2)VHDL 丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验
设计系统的功能可行性,随时可对设计进行仿真模拟。
(3)VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分
解和已有设计的再利用功能。符合市场需求的大规模系统高效,
高速的完成必须有多人甚至多个代发组共同并行工作才能实现。
3 / 25
(4)对于用 VHDL 完成的一个确定的设计,可以利用 EDA 工具进行逻辑综
合和优化,并自动的把 VHDL 描述设计转变成门级网表。
(5)VHDL 对设计的描述具有相对独立性,设计者可以不懂硬件的结构,也
不必管理最终设计实现的目标器件是什么,而进行独立的设计。
2.2 可编程逻辑器件的分类和发展历程
可编程逻辑器件的分类很多,几乎每个大的可编程逻辑器件供应商都能提供
具有自身结构特点的 PLD 器件。由于历史的原因,可编程器件的命名各异,在
介绍可编程逻辑器件之前,有必要介绍几种 PLD 的分类方法。较常见的是按集
成度来分区分不同的 PLD 器件,一般可分为两大类器件:一类是芯片集成度较
低的。另一类芯片集成度较高的。前面已经提到,常用的可编程逻辑器件都是从
“与—或阵列”和“门阵列”两类基本结构发展起来的,所以可编程器件从结构上分
为两大类器件:
⑴查找表结构器件。构成可编程门,再构成阵列形式。FPGA 是属于此类器
件。
⑵乘积项结构器件。其基本结构为 “与—或阵列”的器件,大部分简单 PLD
和 CPLD 都属于这个 X 畴。
第三种分类方法是从编程工艺上划分:
熔丝(Fuse)型器件。早期的 PROM 器件就是采用熔丝结构的,编程过程就
是根据设计的熔丝图文件来烧断对应的熔丝达到编程目的。
⑶反熔丝型器件。是对熔丝技术的改进,在编程处通过击穿漏层使得两点之
间导通。与熔丝烧断获得开路正好相反。某些 FPGA 采用此种编程方式,如 Actel
公司的 FPGA 器件。无论是熔丝还是反熔丝结构,都只能编程一次,因而又合称
为 OTP 器件,即一次性可编程(One Time Programmable)器件。
⑷EPROM 型。称为紫外线擦除点可编程逻辑器件。是用较高的编程电压进
行编程,当需要再次编程时,用紫外线进行擦除。与熔丝、反熔丝型不同,可多
次编程。
有时为降低生产成本,在制造 EPROM 型器件时不加用于紫外线擦除的石英
窗口,于是就不能用紫外线擦除,而只能编程一次,也被称为 OTP 器件。
很早以前人们就曾设想设计一种逻辑可再编程的器件,不过由于受到当时集
成电路工艺技术的限制,一直未能如愿。直到 20 世纪后期,集成技术有了飞速
的发展,可编程逻辑器件才得以实现。
历 史 上 , 可 编 程 逻 辑 器 件 经 历 了 从 PROM(Programmable Read Only
Memory ),PLA(Programmable Logic Array),PAL(Programmable Array Logic )可重
复编程 GAL(Generic Array Logic)到采用大规模集成技术的 EPLD 到 CPLD 和
4 / 25
剩余24页未读,继续阅读
资源评论
hhappy0123456789
- 粉丝: 62
- 资源: 5万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功