PCB布线规则和技巧（2）_pcb布线规则和技巧资源-CSDN文库

pcb设计制作

需积分: 7 126 浏览量 2023-04-07 16:08:49 上传评论收藏 34KB DOCX 举报

资源推荐

资源详情

资源评论

PCB 布局布线的相关基本原理和设计技巧

1、[问] 高频信号布线时要注意哪些问题？

[答 ]

�

信号线的阻抗匹配；

�

与其他信号线的空间隔离；

�

对于数字高频信号，差分线效果会更好。

�

2、[问] 在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，

请问怎样提高板子的电气性能？

[答] 对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑

多层板。

3、[问] 是不是板子上加的去耦电容越多越好？

[答] 去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端

口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号。

4、[问] 一个好的板子它的标准是什么？

[答] 布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁。

5、[问] 通孔和盲孔对信号的差异影响有多大？应用的原则是什么？

[答] 采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并

大大减少了镀覆通孔的数量。

但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。

6、[问] 在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片

敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号

的回流路径就远了，具体应用时应如何选择合适的方法？

[答] 如果你有高频>20MHz 信号线，并且长度和数量都比较多，那么需要至少两

层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够

的过孔到地。这样的目的是：

�

对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；

�

地平面把模拟信号和其他数字信号进行隔离；

�

地回路足够小，因为你打了很多过孔，地又是一个大平面。

�

7、[问] 在电路板中，信号输入插件在 PCB 左边沿，mcu 在靠右边，那么在布局

时是把稳压电源芯片放置在靠近接插件（电源 IC 输出 5V 经过一段比较长的路径

才到达 MCU），还是把电源 IC 放置到中间偏右（电源 IC 的输出 5V 的线到达 MCU

就比较短，但输入电源线就经过比较长一段 PCB 板）？或是有更好的布局？

[答] 首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你

的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：

�

首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对

电源的要求比较高；

�

模拟部分和你的ＭＣＵ是否是一个电源，在高电路的设计中，建议把模拟部分和

数字部分的电源分开；

�

对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响。

�

8、[问] 在高速信号链的应用中，对于多 ASIC 都存在模拟地和数字地，究竟是

采用地分割，还是不分割地？既有准则是什么？哪种效果更好？

[答] 迄今为止，没有定论。一般情况下你可以查阅芯片的手册。

ADI 所有混合芯片的手册中都是推荐你一种接地的方案，有些是推荐公地、有些

是建议隔离地。这取决于芯片设计。

9、[问] 何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的

长度之差不能超过多少？如何计算？

[答] 差分线计算思路：如果你传一个正弦信号，你的长度差等于它传输波长的

一半是，相位差就是 180 度，这时两个信号就完全抵消了。

所以这时的长度差是值。以此类推，信号线差值一定要小于这个值。

10、[问] 高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分

走线，又要求两组信号是正交的？

[答] 蛇形走线，因为应用场合不同而具不同的作用：

�

如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，

提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，

如 PCI-Clk,AGPCIK,IDE,DIMM 等信号线。

�

若在一般普通 PCB 板中，除了具有滤波电感的作用外，还可作为收音机天线的电

感线圈等等。如 2.4G 的对讲机中就用作电感。

�

对一些信号布线长度要求必须严格等长，高速数字 PCB 板的等线长是为了使各信

号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延

迟差超过一个时钟周期时会错读下一周期的数据）。

�

如 INTELHUB 架构中的 HUBLink，一共 13 根，使用 233MHz 的频率，要求必须严

格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超

过 1/4 时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、

板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。

�

所以时钟 IC 引脚一般都接;" 端接，但蛇形走线并非起电感的作用。相反地，电

感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线

间距少是线宽的两倍。

�

信号的上升时间越小，就越易受分布电容和分布电感的影响。

�

蛇形走线在某些特殊的电路中起到一个分布参数的 LC 滤波器的作用。

�

11、[问]在设计 PCB 时，如何考虑电磁兼容性 EMC/EMI，具体需要考虑哪些方面？

采取哪些措施？

[答] 好的 EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的

安排，重要联机的走法，器件的选择等。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意

特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slew rate)尽

量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是

否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗 loop

impedance 尽量小)以减少辐射，还可以用分割地层的方式以控制高频噪声的

范围，适当的选择 PCB 与外壳的接地点。

12、[问] 请问射频宽带电路 PCB 的传输线设计有何需要注意的地方？传输线的

地孔如何设置比较合适，阻抗匹配是需要自己设计还是要和 PCB 加工厂家合作？

[答] 这个问题要考虑很多因素．比如 PCB 材料的各种参数，根据这些参数建立

的传输线模型，器件的参数等。

阻抗匹配一般要根据厂家提供的资料来设计。

13、[问] 在模拟电路和数字电路并存的时候，如一半是 FPGA 或单片机数字电路

部分，另一半是 DAC 和相关放大器的模拟电路部分。各种电压值的电源较多，

遇到数模双方电路都要用到的电压值的电源，是否可以用共同的电源，在布线

和磁珠布置上有什么技巧？

[答] 一般不建议这样使用．这样使用会比较复杂，也很难调试。

剩余13页未读，继续阅读

评论收藏

内容反馈

fyan999

粉丝: 6
资源: 7

PCB布线规则和技巧（2）

PCB布线规则与技巧

PCB布线规则和技巧

pcb布线规则和技巧资源合集

pcb布线规则和技巧 实战经验

pcb布线规则及技巧.pdf

PCB布线规则及技巧

PCB的布线规则

PCB布线规则

pcb布线规则和技巧之Allegro基本规则设置指导书

pcb布线规则和技巧之Allegro格式PCB转换成Pads操作指导

pcb布线规则和技巧之Allegro在PCB上制作二维码和条形码操作指导

pcb布线规则和技巧之Allegro原理图反标教程

pcb布线规则和技巧之Allegro设置Cline到Shape按照区域规则避让操作指导

华为华硕PCB布线规则

pcb布线规则和技巧之Allegro设置测试点离器件间距规则操作指导

pcb布线规则和技巧（1）

pcb布线规则和技巧之Allegro器件添加 no prob区域操作指导

pcb布线规则和技巧之Allegro给pin添加花连属性操作指导

pcb布线规则和技巧之Allegro在板内添加器件限高区操作指导

PCB的布线技巧

PCB布线技巧

最新资源

pcb布线规则和技巧实战经验