ADSP-BF531-BF532-BF533.doc资源-CSDN文库

ADSP_BF531

5星 · 超过95%的资源需积分: 10 95 浏览量 2010-10-31 19:32:34 上传评论 1 收藏 1.48MB DOC 举报

资源详情

资源评论

初步技术数据

初步技术数据 ADSP-BF531/BF532/BF533

概要

ADSP-BF53x 是主频高达 600 MHz 高性能 Blackfin 处理器

内核包括：2 个 16 位 MAC，2 个 40 位 ALU，4 个 8

位视频 ALU，以及 1 个 40 位移位器

RISC 式寄存器和指令模型，编程简单，编译环境友

好

先进的调试、跟踪和性能监视

内核0.7到1.2伏供电带有片内调压器

3.3V I/O

160 球形 Mini-BGA，176 引脚 LQPF 封装

存储器

高达 148Bytes 片内存储器：

16Kbytes 的指令 SRAM/Cache

64Kbytes 的指令 SRAM

32Kbytes 的指令 ROM

32Kbytes 的数据 SRAM/Cache

32Kbytes 的数据 SRAM

4Kbytes 用于存放中间结果的 SRAM

2 个双通道存储器 DMA 控制器

存储器管理单元（MMU）提供存储器保护

外部存储器控制器可与 SDRAM、SRAM、Flash 和 ROM

无缝连接

灵活的存储器引导方式选择：可以由 SPI、外部存储器或

内部 ROM 引导

外设

并行外设接口(PPI) /GPIO 支持 ITU-R 656 视频数据格式

2 个双通道全双工同步串行接口，支持 8 个立体声 I

S 通

道

12 通道 DMA 控制器

SPI 兼容端口

3 个定时/计数器，支持 PWM

支持 IrDA 的 UART

事件处理

实时时钟

“看门狗”定时器

调试 /JTAG 接口

1-63 倍频的片内 PLL

BLACKFIN 功能框图

-1-

初步技术数据

初步技术数据 ADSP-BF531/BF532/BF533

说明

本数据手册提供的是关于 Blackfin

处理器的初步信

息。

概述

ADSP-BF53x系列处理器是Blackfin 系列产品的成

员之一，融合了Analog Devices/Intel 的微信号结构

（Micro Signal Architecture） (MSA)。Blackfin 处理器这

种体系结构将艺术级的dual-MAC 信号处理器引擎，简洁

的RISC式微处理器指令集的优点，以及单指令多数据

(SIMD)多媒体能力结合起来，形成了一套独特的指令集

结构。

ADSP-BF53x系列处理器代码和管脚完全兼容，其

区别仅仅在于性能和片内存储器。具体的性能和存储器配

置请参考表1。

表1.处理器比较

ADSP-BF531 ADSP-BF532 ADSP-BF533

最高性能

400MHZ/800MMACs 400MHZ/800MMACs 600MHZ/1200MMACs

指令 SRAM/Cache 16K 字节 16K 字节 16K 字节

指令 SRAM 16K 字节 32K 字节 64K 字节

指令 ROM 32K 字节 32K 字节

数据 SRAM/Cache 16K 字节 32K 字节 32K 字节

数据 SRAM 32K 字节

中间结果暂存器 4K 字节 4K 字节 4K 字节

通过集成丰富的业界领先的系统外设及存储器

Blackfin 系列处理器成为下一代需要将 RISC 式编程、多

媒体支持和前沿的信号处理等集成在片内的处理器平台的

选择。

便携式低功耗结构

Blackfin 系列处理器具有世界领先的低功耗和性能

Blackfin 系列处理器采用低功耗和低电压的设计方法，具

有动态功率管理的特点，即通过改变工作电压和频率来大

大降低总功耗。与仅改变工作频率相比，既改变电压又改

变频率能够使总功耗减少 1/3。对于便携式应用来说，这

相当于延长了电池的寿命。

系统集成

对下一代的数字通信和多媒体应用，ADSP-BF53x

系列处理器是一个高度集成的片上系统解决方案。通过将

工业标准接口与高性能的数字信号处理内核相结合，用户

可以快速开发出节省成本的解决方案，而无需昂贵的外部

组件。系统外设包括一个UART口、一个SPI口、两个串行

口(SPORT)、四个通用定时器(其中三个具有PWM功能)、

一个实时时钟、一个看门狗定时器，以及一个并行外设接

口。

ADSP-BF53x 系列处理器外设

ADSP-BF53x系列处理器包含丰富的外设，它们通

过不同的高速宽带内总线与内核相连，使系统不但配置灵

活而且有极好的性能（见第1页的功能框图）。通用外设

包括一些功能，如UART、带有PWM（脉冲宽度调制）和

脉冲测量能力的定时器、通用的I/O标志引脚、一个实时

时钟和一个看门狗定时器。这些外设满足了典型系统的各

种需求，并且通过它们增强了系统的扩充能力。除了这些

通用的外设，ADSP-BF53x系列处理器还包含有用于各

种音频、视频和调制解调编解码功能的高速串行和并行端

口；一个用于灵活地管理来自片内外设和外部信源的中断

事件处理器；以及可根据不同的应用来配置系统的性能和

功耗的功率管理控制功能。

除通用 I/O，实时时钟和定时器外，所有其它的外设

都有一个灵活的 DMA 结构。片内还有一个独立的存储器

DMA 通道，专用于在处理器的不同存储空间，包括外部

的 SDRAM 和异步存储器，进行数据传输。多条片内总线

能以 133MHz 的速度运行，提供了足够的带宽以保证处理

器内核能够跟得上片内和片外外设。

ADSP-BF53x 系列处理器包含一个片上调压器支持

ADSP-BF53x 系列处理器动态电源管理功能。调压器提

供一电压范围从 2.25V 到 3.6V 的单输入电压给内核。该

调压器也可以由用户旁路。

Blackfin 处理器内核

如第 3 页的图 1 所示，Blackfin 处理器内核包含 2 个

16 位乘法器，2 个 40 位的累加器，2 个 40 位的 ALU，4

个视频 ALU 和 1 个 40 位移位器。运算单元处理来自寄存

器组的 8 位、16 位或者 32 位数据。

MSA DSP 内核

如第 3 页的图 1 所示，MAS DSP 内核包含 2 个 16

-2-

初步技术数据

初步技术数据 ADSP-BF531/BF532/BF533

位乘法器，2 个 40 位的累加器，2 个 40 位的 ALU，4 个

视频 ALU 和 1 个 40 位移位器。运算单元处理来自寄存器

组的 8 位、16 位或者 32 位数据。

运算寄存器组包括 8 个 32 位寄存器。当执行 16 位操

作数的运算时，寄存器组可作为 16 个独立的 16 位寄存器。

运算的所有操作数都来自多端口寄存器组和指令常量域。

每个 MAC 每周期可完成一个 16 位乘 16 位的乘法运

算，并把结果累加到 40 位的累加器中。支持符号型和无

符号型数据格式，舍入与饱和等操作。

ALU 除执行一套传统的 16 位或 32 位数据的算术和

逻辑运算外，还包含许多特殊指令用于加速不同的信号处

理任务。这些指令包括位操作（例如域提取和计算总数）

模 2

乘法、除法、饱和与舍入、符号/指数检测等；专用

的一套视频指令包括字节对准和压缩操作， 16 位和 8 位

截断加，

8 位平均操作，8 位减法/绝对值/累加(SAA)操作等；还

提供有比较/选择和矢量搜索指令。

对于某些指令，两个 16 位 ALU 操作可以同时在寄存

器对（运算寄存器的高 16 位和低 16 位）中执行，也可以

使用第二个 ALU，进行四个 16 位运算。

40 位的移位器可以执行移位和循环移位，可以用于

标准化、提取和存储等操作。

程序控制器控制指令执行的顺序，包括指令对准和译

码。对于程序流程，程序控制器支持相对于 PC 和间接条

件跳转（支持静态分支预测）。硬件提供对零耗循环的支

持。这种结构是完全互锁的，这就意味着，当有数据相关

的指令时，不存在可见的流水线影响。

地址算术单元能够提供两套地址，用于从存储器中同

时进行双存取。一个多端口寄存器组由 4 套 32 位的索引、

修改、长度、基地址（用于循环缓冲）寄存器和 8 个另外

的 32 位指针寄存器（用于 C 风格的索引堆栈操作）组成。

-3-

初步技术数据

初步技术数据 ADSP-BF531/BF532/BF533

图 1. MSA DSP 内核

Blackfin 处理器采用改进的哈佛结构和分级的存储器结

构。Level 1（L1）存储器一般以处理器速度全速运行，

没有或只有很少的延迟。在 L1 级，指令存储器只存放指

令。2 个数据存储器存放数据，一个专用的临时数据存储

器存放堆栈和局部变量信息。

此外，由多个 L1 存储器组成的模块，可进行 SRAM

和 CACHE 的混合配置。存储器管理单元(MMU)提供存储

器保护功能，对运行于内核上的独立的任务，可保护系统

寄存器免于意外的存取。

这种体系结构提供了 3 种运行模式：用户模式、管理

员模式和仿真模式。用户模式限制对某些系统资源的访问

因此提供了一个受保护的软件环境；而管理员模式对系统

和内核资源的访问不受限制。

Blackfin 处理器指令系统经过优化，16 位操作码组成

了最常用的指令，这使得编译后的代码密度非常高。复杂

DSP 指令采用 32 位操作码，体现了多功能指令的全部特

征。Blackfin DSP 支持有限的并发能力，即 1 个 32 位的指

令可以和 2 个 16 位指令并发执行，使编程人员在单指令

周期中使用尽可能多的内核资源。

Blackfin 处理器汇编语言使用易于编程和可读性强的

代数语法，而且在和 C/C++编译器的链接上进行了优化，

给程序员提供了快速有效的软件环境。

存储器结构

ADSP-BF53x处理器把存储器视为一个统一的

4GBytes的地址空间，使用32位地址。所有的资源，包括

内部存储器、外部存储器和I/O控制寄存器，都占据公共

地址空间的各自独立的部分。此地址空间的各部分存储器

按分级结构排列，以提供高的性能价格比。一些非常快速、

低延迟的存储器（如CACHE或SRAM）置于片上，而更

大的低成本、低性能的存储器作为片外存储器。请参见图

2，图3和图4。

L1 存储器系统是 Blackfin 处理器内核中性能最高的

最重要的存储器。通过外部总线接口单元(EBIU)，片外存

储器可以由 SDRAM、FLASH 和 SRAM 进行扩展，可以

访问多达 132MBytes 的物理存储器。

图

2. ADSP-21533

内部

外部存储器映射

存储器的 DMA 控制器提供高带宽的数据传输能力。

它能够在内部 L1 存储器和外部存储器空间之间完成代码

或数据的块传输。

内部（片内）存储器

ADSP-BF53x 处理器有 3 块片内存储器，提供到内

核的高带宽的访问。

第 1 块是 L1 指令存储器，由高达 80KBytes 的 SRAM

组成，其中 16KBytes 可以配置为一个 4 路组联合的

CACHE。L1 指令存储器以处理器的最快速度访问。

第 2 块片内存储器是 L1 数据存储器，包括两个各

32KBytes 的 Bank。每个 Bank 都可以配置，能提供 SRAM

和 CACHE 的功能。此存储器也以全速度访问。

第 3 块是一个 4KBytes 的临时数据 RAM，它和 L1 存

储器有相同的运行速度，但是只能作为数据 SRAM 访问，

不能配置为 CACHE。

外部（片外）存储器

外部存储器通过外部总线接口单元（EBIU）进行访

-4-

剩余39页未读，继续阅读

评论收藏

内容反馈

yoseqi

2012-11-06

简单的对BF系列的介绍，没啥用~

ADSP-BF531-BF532-BF533.doc

评论2

最新资源

ADSP-BF531-BF532-BF533.doc

评论2

最新资源

相关推荐

ADSP BF533开发板资料

BF533资源分配.doc

ADSP-BF531、ADSP-BF532、ADSP-BF533.pdf

ADSP-BF531

ADSP BF531

ADI ADSP-BF531/BF532/BF533 Blackfin 功耗估算.pdf

ADSP BF531 BF532 BF533 最详细文档

BF533-BF532-BF531中文数据手册.rar

ADSP-BF531、ADSP-BF532、ADSP-BF533规格书

ADSP-BF531.rar_ADSP_ADSP BF531_ADSP-BF_ADSP-BF512_BF533-based vi

ADSP-BF531SBBC400.pdf

ADSP-BF504_BF504F_BF506Fpdf

ADSP-BF533简介

ADSP-BF533_EZ_KIT_Lite_Assembly.zip_ADSP-BF51_adsp-bf533_bf533

基于ADSP-BF561的H.264编码器设计

ADSP-BF533.rar_ADSP_ADSP-BF53123_ADSP-bf561_BF533 video_adsp-bf5

Blackfin ADSP-BF60x评估板ADZS-BF609-EZLITE

μC_OS-Ⅱ在ADSP-BF531上的移植.pdf

ADSP-BF533_hwr_rev3.6

ADSP-BF609

ADSP-BF533.rar_ADSP_ADSP BF533_Blackfin

ADI ADSP-BF533 Blackfin?加载过程.pdf

ADSP-BF535_图像识别板原理图

串口助手工具合集.zip

OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip

pn532模拟资料包.zip

Vivado license 永久

STM32全系列 Keil MDK pack包（当前最新离线包）