Please follow the steps to execute macros for Aldec
in ActiveVHDL simulator:
1. Work directory which contain directories source code files \SRC
should have C8051 name. If you want to rename this directory you have to
change variable directory in CRE_COMP.DO file, for example like this:
set directory user_project_name
2. Change path to variable DIR in file CRE_COMP.DO to directory which contain
C8051 directory for example:
set DIR C:\DESIGNS
3. Start Active-VHDL without loading project.
4. Execute CRE_COMP.DO macro to create and compile project.
5. Run either ADD_WAVE.DO macro to start simulation with default project
settings or
6. Run OP_TESTS.DO macro to simulate set of tests series OP_TESTS or
7. Run EX_TESTS.DO macro to simulate set of tests series EX_TESTS or
8. Run PE_TESTS.DO macro to simulate set of tests series PE_TESTS.
VHDL写的51核学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。
2星 需积分: 15 136 浏览量
2009-06-24
21:28:33
上传
评论
收藏 955KB ZIP 举报 
VHDL写的51核学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。 （161个子文件） 
test.asm 2KB ex_tests.bat 15KB pe_tests.bat 10KB pe_tests_25.bat 5KB op_tests.bat 5KB op_tests.do 373KB ex_tests.do 46KB pe_tests.do 25KB pe_tests_25.do 10KB cre_comp.do 8KB simulate.do 5KB compile.do 5KB write2file.do 4KB write2file.do 4KB add_wave.do 3KB mc8051_tb_compile.do 2KB mc8051_tb_compile.do 2KB mc8051_tb_sim.do 101B mc8051_tb_sim.do 87B mc8051_rom.dua 4KB extrom.hex 226B introm.hex 226B command.log 26KB
c8051_spec.pdf 440KB c8051_a.pdf 156KB c8051_b.pdf 62KB c8051_dsn.pdf 58KB comp_orig_ipcore.pdf 44KB 8051_overview.pdf 23KB c8051.pdf 17KB mc8051_core.prj 2KB mc8051_core.prj 2KB a_run.scr 6KB ramsfrctrl.scr 3KB memctrl.scr 3KB clkctrl.scr 3KB cpu.scr 3KB timer.scr 2KB serial.scr 2KB ports.scr 2KB alu.scr 2KB isr.scr 2KB oci.scr 2KB compile.scr 2KB synth_core_dc.scr 2KB synth_core_dc.scr 2KB c8051.scr 2KB op_tests.scr 1KB pe_tests.scr 1KB ex_tests.scr 1KB .synopsys_dc.setup 804B synthesize_mc8051_core 74B
simcomp.txt 58KB LGPL.TXT 26KB readme.txt 907B readme.txt 703B readme.txt 464B stim.txt 217B version.txt 174B acsdiff.txt 87B acscomp.txt 74B simdiff.txt 74B time.txt 41B control_fsm_rtl.vhd 97KB alu.vhd 80KB tb_mc8051_alu_sim.vhd 60KB ramsfrctrl.vhd 59KB memctrl.vhd 59KB cpu.vhd 54KB c8051.vhd 49KB mc8051_siu_rtl.vhd 48KB serial.vhd 46KB control_mem_rtl.vhd 45KB mc8051_p.vhd 42KB timer.vhd 36KB mc8051_tmrctr_rtl.vhd 29KB tb.vhd 29KB tb_mc8051_tmrctr_sim.vhd 28KB utility.vhd 28KB chip8051.vhd 23KB isr.vhd 20KB alumux_rtl.vhd 18KB extcomp.vhd 16KB tb_mc8051_siu_sim.vhd 14KB extacs.vhd 13KB mc8051_core_struc.vhd 11KB mc8051_control_struc.vhd 11KB ports.vhd 10KB control_mem_.vhd 10KB oci.vhd 10KB extrom.vhd 9KB chiprom.vhd 9KB mc8051_alu_struc.vhd 8KB mc8051_top_struc.vhd 8KB mc8051_control_.vhd 8KB alucore_rtl.vhd 7KB dcml_adjust_rtl.vhd 7KB mc8051_core_.vhd 7KB tb_mc8051_top_sim.vhd 7KB addsub_ovcy_rtl.vhd 7KB共 161 条
- 1
- 2
资源评论
紫红枫2013-07-20刚学VHDL，准备用51两个手，这个刚好提供参考，谢谢。
fangmingoy
- 粉丝: 0
- 资源: 2
最新资源
- Screenshot_20240427_031602.jpg
- 网页PDF_2024年04月26日 23-46-14_QQ浏览器网页保存_QQ浏览器转格式(6).docx
- 直接插入排序，冒泡排序，直接选择排序.zip
- 在排序2的基础上，再次对快排进行优化，其次增加快排非递归，归并排序，归并排序非递归版.zip
- 实现了7种排序算法.三种复杂度排序.三种nlogn复杂度排序（堆排序，归并排序，快速排序）一种线性复杂度的排序.zip
- 冒泡排序 直接选择排序 直接插入排序 随机快速排序 归并排序 堆排序.zip
- 课设-内部排序算法比较 包括冒泡排序、直接插入排序、简单选择排序、快速排序、希尔排序、归并排序和堆排序.zip
- Python排序算法.zip
- C语言实现直接插入排序、希尔排序、选择排序、冒泡排序、堆排序、快速排序、归并排序、计数排序，并带图详解.zip
- 常用工具集参考用于图像等数据处理
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
