+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Inst_4 ; 66 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_Fll ; 50 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_Pll ; 26 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_iq|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_iq ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_qi|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_qi ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_qq|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_qq ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_ii|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3|Inst_ii ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_3 ; 26 ; 0 ; 0 ; 0 ; 64 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_is|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_is ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_qc|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_qc ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_qs|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_qs ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_ic|lpm_mult_component|auto_generated ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Inst_ic ; 26 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Signal_Inst|Nco_Signal_st_inst|ux710isdr ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Signal_Inst|Nco_Signal_st_inst|ux123 ; 15 ; 0 ; 0 ; 0 ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Signal_Inst|Nco_Signal_st_inst|ux122 ; 15 ; 0 ; 0 ; 0 ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Signal_Inst|Nco_Signal_st_inst|rot ; 52 ; 0 ; 0 ; 0 ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Inst_2|Signal_Inst|Nco_Signal_st_inst|ux0121 ; 11 ; 0 ; 0 ; 0 ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0
没有合适的资源?快使用搜索试试~ 我知道了~
二阶锁频辅助三阶锁相环路滤波器设计.zip
共444个文件
v:130个
cdb:68个
hdb:66个
5星 · 超过95%的资源 需积分: 47 86 下载量 48 浏览量
2019-05-23
20:38:08
上传
评论 11
收藏 5.83MB ZIP 举报
温馨提示
环路滤波器是通信信号调制解调中最重要的一个部分,环路滤波器设计的好坏将直接影响到接收机的性能指标,二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源,是现代通信中非常实用的技术,本文中详细编写了单载波信号产生模块、信道噪声模块、数字正交下变频模块、鉴频鉴相模块、环路滤波器模块,并包含了完整的testbench模块,对于初学者非常有用。
资源推荐
资源详情
资源评论
收起资源包目录
二阶锁频辅助三阶锁相环路滤波器设计.zip (444个子文件)
_info 5KB
_vmake 26B
fpga_top.map.ammdb 129B
fpga_top.vt.bak 3KB
Cordic24b_Atan.v.bak 2KB
fpga_top_run_msim_rtl_verilog.do.bak 2KB
Cordic12b_Atan.v.bak 2KB
Signal_Grow.v.bak 62B
fpga_top.v.bak 59B
Dect_PhaFre.v.bak 56B
Loop_Filter.v.bak 56B
Mixing_Down.v.bak 53B
fpga_top_run_msim_rtl_verilog.do.bak1 2KB
fpga_top_run_msim_rtl_verilog.do.bak10 2KB
fpga_top_run_msim_rtl_verilog.do.bak11 2KB
fpga_top_run_msim_rtl_verilog.do.bak2 2KB
fpga_top_run_msim_rtl_verilog.do.bak3 2KB
fpga_top_run_msim_rtl_verilog.do.bak4 2KB
fpga_top_run_msim_rtl_verilog.do.bak5 2KB
fpga_top_run_msim_rtl_verilog.do.bak6 2KB
fpga_top_run_msim_rtl_verilog.do.bak7 2KB
fpga_top_run_msim_rtl_verilog.do.bak8 2KB
fpga_top_run_msim_rtl_verilog.do.bak9 2KB
fpga_top.map.bpm 5KB
fpga_top.rtlv_sg.cdb 116KB
fpga_top.map.cdb 112KB
fpga_top.sgdiff.cdb 109KB
fpga_top.root_partition.map.cdb 100KB
fpga_top.rtlv_sg_swap.cdb 18KB
fpga_top.autoh_e40e1.map.cdb 13KB
fpga_top.(37).cnf.cdb 13KB
fpga_top.(57).cnf.cdb 12KB
fpga_top.(53).cnf.cdb 12KB
fpga_top.(3).cnf.cdb 9KB
fpga_top.(39).cnf.cdb 9KB
fpga_top.(47).cnf.cdb 8KB
fpga_top.(40).cnf.cdb 8KB
fpga_top.(38).cnf.cdb 8KB
fpga_top.(43).cnf.cdb 7KB
fpga_top.(48).cnf.cdb 7KB
fpga_top.(0).cnf.cdb 6KB
fpga_top.(33).cnf.cdb 5KB
fpga_top.(49).cnf.cdb 5KB
fpga_top.(55).cnf.cdb 5KB
fpga_top.(17).cnf.cdb 5KB
fpga_top.(1).cnf.cdb 5KB
fpga_top.(21).cnf.cdb 4KB
fpga_top.(56).cnf.cdb 4KB
fpga_top.(50).cnf.cdb 4KB
fpga_top.(9).cnf.cdb 4KB
fpga_top.(28).cnf.cdb 4KB
fpga_top.map_bb.cdb 3KB
fpga_top.(8).cnf.cdb 3KB
fpga_top.(11).cnf.cdb 3KB
fpga_top.(54).cnf.cdb 3KB
fpga_top.(13).cnf.cdb 3KB
fpga_top.(2).cnf.cdb 3KB
fpga_top.(32).cnf.cdb 3KB
fpga_top.(24).cnf.cdb 3KB
fpga_top.(6).cnf.cdb 3KB
fpga_top.(27).cnf.cdb 2KB
fpga_top.(19).cnf.cdb 2KB
fpga_top.(15).cnf.cdb 2KB
fpga_top.(10).cnf.cdb 2KB
fpga_top.(7).cnf.cdb 2KB
fpga_top.(12).cnf.cdb 2KB
fpga_top.(36).cnf.cdb 2KB
fpga_top.(41).cnf.cdb 2KB
fpga_top.(34).cnf.cdb 2KB
fpga_top.(46).cnf.cdb 2KB
fpga_top.(20).cnf.cdb 2KB
fpga_top.(14).cnf.cdb 2KB
fpga_top.(25).cnf.cdb 2KB
fpga_top.(22).cnf.cdb 2KB
fpga_top.(18).cnf.cdb 2KB
fpga_top.(30).cnf.cdb 2KB
fpga_top.(5).cnf.cdb 2KB
fpga_top.(44).cnf.cdb 2KB
fpga_top.(45).cnf.cdb 2KB
fpga_top.(29).cnf.cdb 2KB
fpga_top.(42).cnf.cdb 2KB
fpga_top.(51).cnf.cdb 2KB
fpga_top.(35).cnf.cdb 2KB
fpga_top.(23).cnf.cdb 2KB
fpga_top.(26).cnf.cdb 2KB
fpga_top.root_partition.map.hbdb.cdb 1KB
fpga_top.root_partition.map.reg_db.cdb 1KB
fpga_top.(31).cnf.cdb 1KB
fpga_top.(16).cnf.cdb 1KB
fpga_top.(52).cnf.cdb 946B
fpga_top.(4).cnf.cdb 846B
fpga_top.autoh_e40e1.map.reg_db.cdb 225B
_primary.dat 42KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 1KB
_primary.dat 1KB
_primary.dat 1KB
共 444 条
- 1
- 2
- 3
- 4
- 5
资源评论
- 风吹哪儿呢2020-07-17您好,这个有具体的设计文档吗?如果有可以发给我一份吗? 感谢 邮箱 460300543@qq.com 希望可以交流一下。
- 南瓜_帅2020-02-17必须五星,良心博主;很不错的参考程序,很全:NCO/混频/鉴相/鉴频/滤波,很全不像那些挂羊头买狗肉的垃圾程序
- m0_726016462024-03-12您好,请问有具体的设计文档吗?如果有可以发给我一份吗? 感谢 邮箱 2280315287@qq.com 希望可以交流一下。
Dimlightcs
- 粉丝: 1
- 资源: 2
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- delphi实现DBGrid全选和反选功能
- 25C11F41-2B2A-4D1A-AAA8-7C654526B129.pdf
- Android Studio Jellyfish(android-studio-2023.3.1.18-cros.deb)
- MVC+EF框架+EasyUI实现权限管理源码程序
- python第66-75天,Day66-75.rar
- python后端服务project-of-tornado.rar
- python测验,hello-tornado.rar
- 基于SpringBoot+Vue3快速开发平台、自研工作流引擎源码设计.zip
- docker安装部署全流程
- 基于树莓派的人脸识别系统python源码+项目部署说明+超详细代码注释.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功