在整个超声相控阵系统中，延迟聚焦算法是关键，提高延迟量的精度可以提高整个系统精度。本课题通过对超声相控阵技术中的延迟细分法则的研究，最终实现两种延迟模式，粗延迟和细延迟。粗延迟是指发射脉冲高电平的持续时间只能是延迟模块的控制时钟周期的整数倍；在细延迟中我们可以对延迟模块的控制时钟进行多相位的分频，最终可以提高延迟模块可以达到的精度。FPGA内部集成的增强型锁相环可以实现多相位时钟信号，利用这些多相位的时钟信号，我们可以将延迟量的精度提高。本设计是基于FPGA平台，巧妙地借助FPGA内部集成的增强型锁相环，实现延迟细分算法的硬件电路。并且在modelsim上对设计结果进行验证。主控平台可以完成的扫描模式是扇形扫描，完成相控阵的聚焦法则，最终输出十六个通道的触发脉冲延迟数据。用户可以根据自己的实际要求，手动的选择粗延迟或细延迟。
本论文主要对一下几个模块进行论述：算法的实现模块、扫描模块、延迟模块、波束合成模块。在算法实现模块，我们借助FPGA运行速度的优势，实现二进制的开方运算，传统的二进制开方运算采用的是迭代的算法，使得整个算法的实现过程变得比较长。本课题模拟二进制开方手算的过程，利用FPGA内部的乘法器硬核实现二进制开方运算。
在整个课题的设计过程中，我们利用FPGA内部集成的硬件乘法器，利用内部集成的增强型的锁相环和快速锁相环对系统时钟进行倍频和分频，产生我们设计所需要的相关时钟信号。这样可以大大简化设计的开发周期，并且可以提高设计的准确性。
