-
用户必读
3 为了使您尽快地了解本公司的产品结构和性能，请您务必在设备使用前仔细阅读我们所提供光盘 A
里的“GW48EDA_PK2/PK3 实验系统默认必读”，她会使您在最短的时间内对本公司的 EDA 设备的结构
有了大概的认识。
3 如果您对 EDA 软件和本公司的设备还不大了解，请您浏览光盘 A 里的“软件和硬件使用指南”，那 里
有我们用最快捷简单的方法对软件和硬件的整个操作流程。
3 和讲义里所配套的实验在光盘 A“GW48_EDA”文件夹里，如果您设备所配的是 GWAC3 板，那么的它
的实验程序和实验指导课件在“EDA_VHDL_1C3 ”，比如讲义里 1-1 实验：您打开光盘
“GW48_EDA/EDA_VHDL_1C3\chapter4\ep1c3_41_mux21A”即可。如您设备所配的是 SOPC 实验系统，
那么它所对应的是“EDA_SOPC1C6_12”。
3 在“EDA_VHDL_1C3”或“EDA_SOPC1C6_12”的“重要文档”里有我们提供的 EDA/SOPC 系列软件的按
装说明和本讲义的电子文档，“原理图”里我们提供了和我们设备相关的部分原理图，
“ISPMCU_downloda”是实验设备上 89S51 单片机在系统下载软件。
3 如果您用的是现代计算机组成原理的设备，那么它所对应的实验程序在“CMPUT_EXPMT”文件夹里。
3 本讲义附录第六节里有电子设计竞赛板 GWDVP-B 文档说明，它所对应的演示例程和电子文档说明在
光盘 A/EDA_VHDL_1C3/chpt12_GWDVP+里。
3 如果您配有 GW-ADDA 板，它的 A/D、D/A 与 GWAC3 板或 GWAC6/12 板的引脚在本讲义附录第六节里都
已一一列出，第五节里是 SOPC 板的引脚说明。
-
目 录
4 第一章 EDA_VHDL 实验/设计与电子设计竞赛
4 1-1、 应用 QuartusII 完成基本组合电路设计
5 1-2. 应用 QuartusII 完成基本时序电路的设计
6 1-3. 设计含异步清 0 和同步时钟使能的加法计数器
7 1-4. 7段数码显示译码器设计
8 1-5. 8位数码扫描显示电路设计
9 1-6. 数控分频器的设计
10 1-7. 32位并进/并出移位寄存器设计
10 1-8. 在 QuartusII 中用原理图输入法设计 8 位全加器
11 1-9. 在 QuartusII 中用原理图输入法设计较复杂数字系统
11 1-10. 用 QuartusII 设计正弦信号发生器
13 1-11. 8位 16 进制频率计设计
16 1-12. 序列检测器设计
16 1-13. VHDL 状态机 A/D 采样控制电路实现
18 1-14. 数据采集电路和简易存储示波器设计
19 1-15. 比较器和 D/A 器件实现 A/D 转换功能的电路设计
20 1-16 移位相加硬件乘法器设计
24 1-17 采用流水线技术设计高速数字相关器
24 1-18 线性反馈移位寄存器设计
25 1-19 乐曲硬件演奏电路设计
28 1-20 乒乓球游戏电路设计
32 1-21 循环冗余校验(CRC)模块设计
33 1-22. FPGA 步进电机细分驱动控制设计(电子设计竞赛赛题)
34 1-23. FPGA 直流电机 PWM 控制实验
35 1-24. VGA 彩条信号显示控制器设计
37 1-25. VGA 图像显示控制器设计
37 1-26. 清华大学学生基于 GW48PK2 系统 VGA 图像显示控制器设计示例 5 则
38 1-27. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)
39 1-28. 嵌入式锁相环 PLL 应用实验
41 1-29. 使用嵌入式锁相环的 DDS 设计实验（200MHz 超高速 DAC 的 PLL 测试
42 1-30. 基于 DDS 的数字移相信号发生器设计(电子设计竞赛赛题)
45 1-31. 采用超高速 A/D 的存储示波器设计(含 PLL,电子设计竞赛赛题)
46 1-32. 信号采集与频谱分析电路设计(电子设计竞赛赛题)
46 1-33. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)
48 1-34. FPGA 与单片机联合开发之 isp 单片机编程方法
49 1-35. 测相仪设计(电子设计竞赛赛题)
50 1-36. PS/2 键盘鼠标控制电子琴模块设计
50 1-37. PS/2 鼠标与 VGA 控制显示游戏模块设计
50 1-38. FPGA_单片机_PC 机双向通信测频模块设计
50 1-39. 10 路逻辑分析仪设计(电子设计竞赛赛题)
51 1-40. IP 核：数控振荡器 NCO 应用设计
52 1-41. IP 核：
FIR 数字滤波器应用设计
53 1-42. IP 核：FFT 应用设计
53 1-43. IP 核：CSC VGA 至电视色制互转模块应用设计
54 1-44. IP 核：嵌入式逻辑分析仪 SignalTapII 调用
55 1-45. USB 与 FPGA 通信实验
56
第二章 SOPC/EDA 设计实验 I
-
56 2-1 用逻辑锁定优化技术设计流水线乘法器实验
57 2-2 用逻辑锁定优化技术设计 16 阶数字滤波器实验
59 2-3 基于 DSP Builder 的 FIR 数字滤波器设计实验
60 2-4 基于 DSP Builder 的 IIR 数字滤波器设计实验
60 2-5 基于 DSP Builder 的 DDS 与数字移相信号发生器设计实验
62 2-6 m 序列伪随机序列发生器设计实验
63 2-7 巴克码检出器设计实验
65 2-8 RS 码编码器设计实验
65 2-9 正交幅度调制与解调模型设计实验
67
第三章 SOPC/EDA 设计实验 II
67 3-1 基于 MATLAB/DSP Builder DSP 可控正弦信号发生器设计
72 3-2 32 位软核嵌入式处理器系统 Nios 开发实验
73 3-3 设计一个简单的 SOPC 系统
74 3-4 简单测控系统串口接收程序设计
74 3-5 GSM 短信模块程序设计
75 3-6 基于 SOPC 的秒表程序设计
77 3-7 Nios Avalon Slave 外设（PWM 模块）设计
78 3-8 Nios Avalon Slave 外设（数码管动态扫描显示模块）设计
79 3-15 DMA 应用和俄罗斯方块游戏设计
79
第四章 SOPC/EDA 设计实验 III ( NiosII 系统设计 )
79 4-1、建立 NIOSII 嵌入式处理器硬件系统
87 4-2、NIOSII 软件设计与运行流程
94 4-3、加入用户自定义组件设计
100 4-4、加入用户自定义指令设计
103 4-5、FLASH 编程下载
104 4-6、设计 DSP 处理器功能系统
104 4-7、AM 调制电路设计
105
第五章 液晶接口实验
105 5-1 GDM12864A 液晶显示模块接口开发
111 5-2 HS162-4 液晶显示模块与单片机的接口
114 5-3 G240-128A 液晶显示模块的接口
115
第六章 8051/89C51 CPU 核及片上系统设计实验
115 6-1 基本 CPU 软硬件设计
122 6-2 8051/89C51 单片机核，等精度频率计与液晶显示实验
123 6-3 8051/89C51 单片机核，等精度频率计与数码管显示实验
124
第七章 模拟 EDA 实验
124 7-1 模拟 EDA 实验及其设计软件使用向导（PAC _Designer 使用）
124 7-2 基于 ispPAC80 的 5 阶精密低通滤波器设计
126 7-3 基于 ispPAC10 的直流增益为 9 的放大器设计
129
附录：GW48 EDA/SOPC 主系统使用说明
129 第一节：GW48 教学系统原理与使用介绍，
132 第二节：实验电路结构图
137 第三节：超高速 A/D、D/A 板 GW-ADDA 说明
138 第四节：步进电机和直流电机使用说明
138 第五节：SOPC 适配板使用说明
139 第六节：GWDVPB 电子设计竞赛应用板使用说明
-
141 第七节：GWCK/PK2/PK3 系统万能接插口与结构图信号/与芯片引脚对照表
EDA/SOPC 与电子设计竞赛培训实验讲义使用说明
1、本讲义中所列的所有实验示例皆在 GW48-PK2/PK3（GW48-CK）、GW48-SOPC 系统上验证
2、本讲义中所列的大多数实验都有配套的演示示例以供验证，以及含相应的实验指导课件。
3、本讲义中所列实验比较多，实际教学中可根据教学实验的课时数及要求精选部分，其余部分可作为课余训练、学生科研活动、课程设
计、毕业设计、全国大学生电子设计竞赛培训等实践活动选题。
4、本章大多数实验是配合清华大学出版社的教科书《EDA 技术与 VHDL》和《SOPC 技术实用教程》二书的，编排次序也基本按照该书
进行，并有所增加，且如果有不同处，以本讲义为准。
5、有关 EDA 工具 QuartusII 的详细使用方法、FPGA 器件基本特性、VHDL 语言的详细内容和实验示例等都可参考《EDA 技术与 VHDL》。
6、本讲义中所有实验和示例的软件设计平台主要是 QuartusII，其他工具是 MATLAB、DSP Builder、SOPC Builder、Modelsim 等。
7、本讲义中所有实验和示例的硬件平台 Cyclone FPGA：EP1C3 和 EP1C6/12；
如果用户手头仅有 EP1C6（EP1C3）目标器件的适配板，则需把基于其他器件的示例重新锁定引脚，最方便的方法是不改变引脚名，当跳
出以下提示时，选择“否”；
EP1C6 与EP1C12 的引脚基本兼容，转换非常方便，但重新选择器件时，也要选择“否”！
第一章 EDA_VHDL 实验/设计与电子设计竞赛
1-1. 应用 QuartusII 完成基本组合电路设计
《示例程序和实验指导课件位置》：\EDA_VHDL_1C3\chapter4\Ep1c3_41_mux21A\ 工程 mux21A
(1) 实验目的：熟悉 QuartusⅡ的 VHDL 文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和
硬件测试。
(2) 实验内容 1：首先利用 QuartusⅡ完成 2 选 1 多路选择器（例 3-3）的文本编辑输入(mux21a.vhd)和仿真测试等步
骤，给出图 3-3 所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。
(3) 实验内容 2：将此多路选择器看成是一个元件 mux21a，利用元件例化语句描述图 3-18，并将此文件放在同一目录
中。以下是部分参考程序：
...
COMPONENT MUX21A
PORT ( a，b，s : IN STD_LOGIC;
y : OUT STD_LOGIC);
END COMPONENT ；
...
u1 : MUX21A PORT MAP(a=>a2，b=>a3，s=>s0，y=>tmp);
u2 : MUX21A PORT MAP(a=>a1，b=>tmp，s=>s1，y=>outy)
;
END ARCHITECTURE BHV ;
【例 3-3】
ENTITY mux21a IS
PORT ( a, b, s: IN BIT;
y : OUT BIT );
END ENTITY mux21a;
ARCHITECTURE one OF mux21a IS
BEGIN
PROCESS (a,b,s)
BEGIN
IF s = '0' THEN y <= a ; ELSE y <= b ;
END IF;
END PROCESS;
