没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
verilog学习笔记
verilog学习笔记
verilog
需积分: 12
6 下载量
54 浏览量
2012-01-05
21:11:47
上传
评论
1
收藏
111KB
PPTX
举报
温馨提示
立即下载
自己写的verilog学习笔记,以夏宇闻的《数字系统设计教程》为参考。
资源推荐
资源评论
verilog 学习笔记
浏览:175
好 我觉得对于新手来说 这个学习笔记很好 让你对该软件有了一个全新的认识
Verilog学习笔记
浏览:190
Verilog学习笔记,希望能用得上!!!!!!!!!!!!
verilog_学习笔记
浏览:109
verilog_学习笔记
verilog学习笔记2
浏览:176
自己看书时做的笔记,希望对你看书有用,让你轻松地学习到verilog语言
Verilog_HDL学习笔记
浏览:15
Verilog_HDL学习笔记,让你学习起来更轻松!
verilog笔记
浏览:131
verilog笔记,欢迎大家参考借鉴,适合verilog初级学者
verilog 学习
浏览:136
如果编写高效的测试程序 一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。Testbenches建议编写有效的测试代码来通过软件实现可靠的验证。无意中发现,顺手译为中文,以备将来方便。也贴给没有找到更好中文版本的同道人。 Testbenches本意应该是测试平台更合理,但是在中文中阅读起来很不舒服。所以本文中有时译为“测试设计”,“测试代码”,有时干脆是“测试”。
Systerm verilog语言学习笔记
浏览:11
Systerm verilog语言学习笔记
初学者学习笔记
浏览:132
verilog学习笔记,适用于初学者,对于刚入门的同学有效理解verilog中的疑难点,与C的区别等等,自己的一点经验,互相交流
Verilog数字系统设计教程读书笔记.docx
浏览:201
Verilog数字系统设计教程前三章读书笔记 一些案例+基本语法规则
Verilog HDL 学习笔记---数据流建模
浏览:124
数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述,而不是直接对电路的逻辑门进行实例引用。通常RTL(Register Transfer Level,寄存器传输级)是指数据流建模和行为级建模的结合。
verilog学习
浏览:5
5星 · 资源好评率100%
verilog学习,特别是后面那135个例子可以练下手,比较繁琐但却是个好机会
verilog学习资料
浏览:197
verilog学习资料,包括夏宇闻verilog经典教程,东南大学、卡内基梅陇大学讲义,入门黄金指南,实例进阶提高等等。
Verilog HDL学习笔记---行为级建模
浏览:93
Verilog支持设计者从算法的角度,即从电路外部行为的角度对其进行描述,在这个层次上设计数字电路更类似于使用C语言编程。
设计与验证:Verilog_HDL_学习笔记
浏览:50
设计与验证:Verilog_HDL_学习笔记
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
浏览:14
5星 · 资源好评率100%
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下: 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 ...
verilog进阶学习--黑金verilog那些事儿
浏览:91
很好的verilog学习资料,主要讲怎么用verilog进行模块建模和时序实现,可以节省很多摸索时间,感谢大神akuei2写下这本笔记,学习顺序建议是“扫盲篇”--“建模篇”--“时序篇”
apb总线timer的verilog.tar
浏览:145
5星 · 资源好评率100%
是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。
verilog语言学习
浏览:193
详细介绍了verilog HDL语言的语法知识和应用。
verilog 语言学习
浏览:79
Verilog语言的介绍,内容比较详细,挺不错的,适合初学者使用
verilog学习.pdf
浏览:101
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用
verilog学习与验证
浏览:143
讲的verilog,写的很清楚,很细,很适合初学者,希望能帮助到大家
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
chenwu128
粉丝: 14
资源:
17
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
DETRs Beat YOLOs on Real-time Object Detection组会汇报
基于java使用modbus协议使用串口从传感器获取数据,经过JfreeChart进行图表显示
基于opencv的双目三维稀疏重建算法源码+项目说明+论文地址.zip
Matlab-气象统计EOF分析matlab代码
Android开发BLE 串口调试工具,用来和底层进行一些握手协议的调试
修改音质-大军[1].mp3
005.妹妹等等我(37分钟).mp3
b0900febba0972d39e8ab81732d7a34c.mp3
十八.mp3
88888888888.mp3
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功