verilog学习.pdf

所需积分/C币:50 2019-06-04 11:09:46 4.83MB PDF
收藏 收藏 1
举报

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设 计外部访问设计,包括模拟的具体控制和运行。 Verilog HDL语言不仅定义了语法,而且对每

...展开详情
试读 127P verilog学习.pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
  • 分享精英

    成功上传11个资源即可获取
关注 私信 TA的资源
上传资源赚积分,得勋章
最新推荐
verilog学习.pdf 50积分/C币 立即下载
1/127
verilog学习.pdf第1页
verilog学习.pdf第2页
verilog学习.pdf第3页
verilog学习.pdf第4页
verilog学习.pdf第5页
verilog学习.pdf第6页
verilog学习.pdf第7页
verilog学习.pdf第8页
verilog学习.pdf第9页
verilog学习.pdf第10页
verilog学习.pdf第11页
verilog学习.pdf第12页
verilog学习.pdf第13页
verilog学习.pdf第14页
verilog学习.pdf第15页
verilog学习.pdf第16页
verilog学习.pdf第17页
verilog学习.pdf第18页
verilog学习.pdf第19页
verilog学习.pdf第20页

试读结束, 可继续阅读

50积分/C币 立即下载 >