Contents
Specifying Ideal Clock Transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Controlling the Clock Marking Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Enabling Clock-to-Data Analysis for Ideal Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Unateness of Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Propagating a Specific Clock Sense . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
Creating Pulse Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Creating a Pulse Clock With the create_generated_clock Command . . . . . . . . 43
Defining a Pulse Clock With the set_sense Command . . . . . . . . . . . . . . . . . . . 44
Specifying the Nominal Width of a Pulse Clock . . . . . . . . . . . . . . . . . . . . . . . . . 45
Setting and Reporting Minimum Pulse Width Constraints . . . . . . . . . . . . . . . . . . . . 45
Defining the Relationship Between Clock Groups . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Multiplexed Clock Exclusivity Points . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Setting Clock Exclusivity Points Explicitly . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Inferring Clock Exclusivity Points Automatically . . . . . . . . . . . . . . . . . . . . . .49
Reporting Exclusivity Points . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Reporting Clock Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Removing Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3. Constraining Timing Paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Timing Paths and Path Groups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
Creating Path Groups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Path Delay Analysis for the Same Launch and Capture Clock . . . . . . . . . . . . . . . . 55
Path Delay Analysis for Different Launch and Capture Clocks . . . . . . . . . . . . . . . . .57
Setup Analysis for Different Launch and Capture Clocks . . . . . . . . . . . . . . . . . 57
Hold Analysis for Different Launch and Capture Clocks . . . . . . . . . . . . . . . . . . 58
Introduction to Input and Output Delays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Setting Input and Output Delays for Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Considering the Effect of Delays Through Driving Cells . . . . . . . . . . . . . . . . . . 64
Effect of Input Delay on Clock Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Specifying Timing Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Specifying False Path Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
Specifying Maximum and Minimum Path Delay Exceptions . . . . . . . . . . . . . . . . . . . 68
Specifying Multicycle Path Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Specifying the Correct Number of Multicycles for Hold Analysis . . . . . . . . . . . . 71
4
5星 · 超过95%的资源 14 浏览量
2022-03-04
15:40:31
上传
评论 1
收藏 991KB PDF 举报 
- 1
- 2
前往页