简单CPU设计（硬布线）
5星 · 超过95%的资源 需积分: 49 25 浏览量
2008-08-28
19:55:14
上传
评论 14
收藏 772KB DOC 举报 
一、 CPU 的设计规范
1. 确定 CPU 的用途
字长：8 位 D[7……0]
寻址范围：64Byte，2 的 6 次方＝64，A[5……0]
2. 确定 ISA（包括程序可访问的寄存器，又称通用寄存器）
1) 程序员可访问的寄存器 AC－－8 位累加器
表１非常简单ＣＰＵ指令集：共４条指令，如下所示
指令 操作码 操作
COM 00XX XXXX
AC←AC’（取反）
JREL 01AA AAAA
PC←PC+00AAAAAA
OR 10AA AAAA
AC←AC∨M[00AAAAAA]
SUB1 11AA AAAA
AC←AC－M[00AAAAAA]－1
2) ＣＰＵ还需一些其他寄存器（又称专用寄存器）以便完成取数据、译码
和执行指令所必须的内部操作，基本的寄存器有：
AR（地址寄存器）―――６位，由 A[5……0]向存贮提供地址
PC（程序计数器）―――６位，指出下一条指令的地址
DR（数据寄存器）―――８位，通过 D[7……0]从存贮器接收指令和数据
IR（指令寄存器）―――2 位，存放从存贮器中取回的指令的操作码部分。
3. 为ＣＰＵ设计状态图
为了确定ＣＰＵ的状态图，需对每条指令作如下分析：
1) 从存贮器中取指令（所有指令均相同）
2) 指令译码：
每条指令的操作码部分均是唯一的
3) 指令执行：
每条指令的执行周期也是唯一的
4. 还要设计必要的数据通路和控制逻辑，以便实现这个有限状态机，最终实
现这个 CPU。接下来，可以对 CPU 设计验证。
二、 从存贮器中取指令
1. 原理：根据冯·诺依曼型机的原理（指令在存贮器中按顺序存放），在 CPU
能执行指令之前，它必须将这条指令从存贮器中取出， CPU 通过执行如下
的操作序列完成这个任务：
1) 选择存贮单元 A[5……0]确定
2) 对 A[5……0]译码、延迟、并向存贮器发一个信号（如 READ 或 R/W’＝
1），使存贮器将此指令输出到它的输出引脚。这些引脚与 CPU 的
D[7……0]相连接。CPU 从这些引脚读入数据。
1 / 15
剩余14页未读，继续阅读
资源评论
JoeQin_king2013-03-31很好，让我学到了很多东西
无知的奋斗中2014-03-03这终于找到一个我可以看到的了- ColyYang2019-07-03资料还可以
- chaochuilishizi2013-01-12比较详细~但是和我们现在做的实验还是有差距的
