没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA的培训教程，主要讲FPGA的时序收敛
FPGA的培训教程，主要讲FPGA的时序收敛
共1个文件
ppt：1个
FPGA
时序收敛
需积分: 10
9 下载量
187 浏览量
2010-08-06
11:35:25
上传
评论
收藏
3.09MB
RAR
举报
温馨提示
立即下载
FPGA的培训教程，主要讲FPGA的时序收敛
资源推荐
资源详情
资源评论
FPGA那些事儿--TimeQuest静态时序分析REV7.0
浏览：69
5星 · 资源好评率100%
包含有FPGA的基本教程，还包含有主流的两家FPGA厂商的IDE使用教程。 压缩包内包含有五个文件：《FPGA高级时序综合教程》《FPGA那些事儿--TimeQuest静态时序分析REV7.0》《FPGA时序约束方法》《ise教程》《qts_qii5v3》
FPGA那些事儿--TimeQuest静态时序分析REV7.0.pdf
浏览：115
5星 · 资源好评率100%
黑金讲解fpga的静态时序分析，写的不错，可下载观看。
详解FPGA的时序以及时序收敛
浏览：60
1.FPGA时序的基本概念FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的硬核。 对于FPGA design来说，必须要关注在指定要求下，它能否正常工作。这个正常工作包括同步时序电路的工作频率，以及输入输出设备的时序要求。在FPGA
FPGA时序收敛
浏览：156
4星 · 用户满意度95%
作者：Nelson Lau 单位：思博伦通信公司
FPGA 时序收敛
浏览：82
您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错
FPGA设计时序收敛
浏览：9
5星 · 资源好评率100%
FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛
零基础学FPGA （二十四）静态时序分析到SDRAM时序收敛
浏览：172
本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。
猫叔的FPGA 时序约束教程.pdf猫叔的FPGA 时序约束教程.pdf
浏览：106
时序约束教程
时序分析.zip_FPGA时序教程_xilinx 约束_时序分析_时序约束_约束
浏览：154
5星 · 资源好评率100%
XILINX 时序约束使用指南笔记 ——时序约束介绍 时序约束方法 时序约束原则等
FPGA设计时序收敛.ppt
浏览：77
FPGA设计时序收敛参考资料，很不错，分享一下。
猫叔的FPGA时序约束教程.pdf
浏览：114
时序约束是fpga设计中最基本也是最重要的步骤之一，也是难点之一。
altera FPGA 时序收敛
浏览：62
altera FPGA 时序收敛，跨时钟域时序约束，时序优化和时序收敛
培训班教程5. FPGA时序优化方法
浏览：122
培训班教程5. FPGA时序优化方法，希望对大家有用处的哦
visio画时序图组件.rar_fpga 时序_visio_visio FPGA_visio ic时序_visio时序图
浏览：71
5星 · 资源好评率100%
FPGA时序组件，超级好用，时序图再也不用头疼啦
EDA/PLD中的FPGA 时序收敛
浏览：27
您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错
FPGA高级设计——时序分析和收敛
浏览：8
Altera公司上海交通大学EDA/SOPC 联合实验室推出的FPGA高级设计时序分析和收敛方法
零基础学FPGA（二十五） 时序分析到SDRAM时序收敛下
浏览：118
本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。
FPGA设计中的时序收敛与时钟切换.pdf
浏览：174
FPGA设计中的时序收敛与时钟切换.pdf
用Synplify Premier加快FPGA设计时序收敛
浏览：117
传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而，这些从 ASIC 得来的综合算法并不适用于 FPGA 的常
SEED：DSP+FPGA培训教程
浏览：109
5星 · 资源好评率100%
SEED：DSP+FPGA培训教程，很好的学习资料哦！！
fpga时序收敛1
浏览：104
fpga时序收敛1
收起资源包目录
FPGA设计时序收敛.rar
（1个子文件）
FPGA设计时序收敛
FPGA设计时序收敛_上海_20070725_王巍.ppt
3.64MB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
bzl200888
粉丝: 6
资源:
84
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
Visualization-maste移动开发
tiktok_v3.0.2.apk
aox_android.apk
tj12401101-masterdemo笔记
tj12401101前端开发笔记
database-project-massunaAi笔记
2%EF%BC%9A%E9%99%95%E8%A5%BF%E
yyspdz62_944.apk
SAP公司间采购EDI配置-如何触发自动MIRO.docx
python197基于图像识别的仪表实时监控系统.rar
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
