详解FPGA的时序以及时序收敛

所需积分/C币:50 2020-07-13 18:14:48 167KB PDF
收藏 收藏 1
举报

1.FPGA时序的基本概念FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备。我们的设计需要和其他的devices进行数据的交互,其他的devices可能是FPGA外部的芯片,可能是FPGA内部的硬核。 对于FPGA design来说,必须要关注在指定要求下,它能否正常工作。这个正常工作包括同步时序电路的工作频率,以及输入输出设备的时序要求。在FPGA design内部,都是同步时序电路,各处的延时等都能够估计出来,但是FPGA内部并不知道外部的设备的时序关系。所以,timing constraints包括 输入路径(Input paths )寄存

...展开详情
试读 3P 详解FPGA的时序以及时序收敛
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    weixin_38715567 如果觉得有用,不妨留言支持一下
    2020-07-13
    • 分享王者

      成功上传51个资源即可获取
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    详解FPGA的时序以及时序收敛 50积分/C币 立即下载
    1/3
    详解FPGA的时序以及时序收敛第1页

    试读已结束,剩余2页未读...

    50积分/C币 立即下载 >