没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
存储器代码 vhdl
存储器代码 vhdl
5星
· 超过95%的资源
需积分: 50
36 下载量
75 浏览量
2010-05-20
16:21:03
上传
评论
1
收藏
721B
TEXT/X-MAKEFILE
举报
温馨提示
立即下载
存储器实验和上帝哦按属地阿娇搜排队急哦撒娇回家上帝啊是啊设计的骄傲是那么多
资源推荐
资源评论
通用存储器VHDL代码库
浏览：99
通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standar
存储器接口vhdl代码全集
浏览：107
用VHDL语言写的存储器接口的各种程序代码
VHDL.fifo.rar_fifo_memory_vhdl_vhdl 存储器_存储器vhdl代码
浏览：20
在网上找到的通用存储器vhdl代码库，觉得挺好用的。
各种类型存储器的VHDL描述 如FIFO，双口RAM等
浏览：65
4星 · 用户满意度95%
包括各种类型存储器的VHDL描述，如FIFO，双口RAM等
通用存储器VHDL代码库.zip
浏览：92
通用存储器VHDL代码库 存储器 , 通用 通用存储器VHDL代码库.zip 601.31 KB,
数字波形存储器VHDL源码
浏览：80
5星 · 资源好评率100%
利用VHDL语言设计了数字波形存储器，并通过仿真实现
VHDL 程序举例大全-存储器举例
浏览：48
最好用的VHDL教學文件, 許多經典的範例的都在這個文擋裡面，極具參考作用．
存储器接口vhdl代码全集存储器接口vhdl代码全集
浏览：71
5星 · 资源好评率100%
存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集存储器接口vhdl代码全集
FPGA与铁电存储器SPI通信Verilog实现
浏览：184
5星 · 资源好评率100%
SPI工作于模式3，与铁电存储器FM25V01通信实现存储器的读写，已在实验板上实现
flash读写的vhdl程序
浏览：176
4星 · 用户满意度95%
flash读写的vhdl程序,型号为SST39SF010/20/40
vhdl.rar_memory vhdl_存储器
浏览：15
基于vhdl的各种存储器描述，实现存储器功能
vhdl.rar_存储器VHDL_存储器验证
浏览：179
实验内容，为存储器 验证存储器的工作原理，需用实验箱
VHDL.rar_vhdl_vhdl代码
浏览：77
VHDL代码集锦 VHDL常用的22个子程序源码
vhdl.rar_vhdl代码
浏览：131
VHDL代码，基于FPGA的各种源代码，适合初学者
基于vhdl的FIFO存储器设计
浏览：194
基于VHDL的FIFO存储器设计，作为一种硬件描述语言的VHDL又有强大硬件描述功能
VHDL通用存储器源码
浏览：109
4星 · 用户满意度95%
用VHDL描述的通用存储器包括FIFO RAM ROM==的源码
RAM的读写控制的VHDL实现
浏览：152
5星 · 资源好评率100%
用计数器生成的输出作为地址的同时作为RAM的输入数据。写入到92时，就转为读出。读出偶数地址的数据，也即读出了写入的偶数（输出2的倍数）。
存储管理 代码
浏览：110
操作系统课程设计的存储管理，源代码，可执行
VHDL实验代码示例
浏览：18
四输入表决器 2位二进制相乘电路 一位二进制全减器
存储器
浏览：10
存储器是一个寄存器数组。存储器使用如下方式说明：reg [ msb: 1sb] memory1 [ upper1: lower1],memory2 [upper2: lower2],. . . ；例如：reg [0:3 ] MyMem [0:63]//MyMem为64个4位寄存器的数组。reg Bog [1:5]//Bog为5个1位寄存器的数组。MyMem和Bog都是存储器。数组的维数不能大于2。
FM25L04B(铁电存储器)源代码
浏览：154
STM32 FM25L04B 源程序代码！FM25L04B 是一个串行的 F-RAM 存储器。该存储器阵列被逻辑组织为 512 × 8 位，通过使用工业标准的串行外设接口 （ SPI）总线可以访问该存储器阵列。 F-RAM 和串行闪存以及串行EEPROM 具有相同的功能操作。 FM25L04B 与串行闪存或具有相同引脚分布的EEPROM的主要区别在于F-RAM具有更好的写性能、高耐久性和低功耗。
简单4个8位存储器读写verilog实现
浏览：149
5星 · 资源好评率100%
本文主要思路是建立一个4个8位寄存器，然后在顶层文件中对这四个寄存器写入数值，最后在四个存储器中读取数值。 其模块框图如下： 下面是verilog代码实现： （1）存储器模块 module device_regs(clk,reset,data_in,data_adr,wr_en,rd_en,read_data); input clk,reset; input wr_en, rd_en; input
VHDL实例全集（实例+代码）
浏览：12
4星 · 用户满意度95%
这是一集成了很多VHDL实例资源，希望能给大家提供帮助 ，值得下载的好东西。
FPGA-LPLIB_MEM:VHDL设计库具有免技术的FPGA存储器模型，例如RAM，ROM，FIFO和缓冲区
浏览：47
FPGA-LPLIB_MEM VHDL设计存储库具有免技术的FPGA存储器模型，例如RAM，ROM，FIFO和缓冲区。 这些模型针对不同的硬件平台进行了综合，以比较推断的技术。 目录 doc/包含有关数字设计和模块的注释和文档。 hdl/包含用于FPGA设计和测试平台的VHDL源。 list/包含* .lst文件，其中包含要编译的源路径。 用于Aldec Riviera-PRO，HDL模拟
VHDL例程 源代码
浏览：52
《CPLDFPGA嵌入式应用开发技术白金手册》源代码 《CPLDFPGA嵌入式应用开发技术白金手册》源代码
des vhdl代码
浏览：167
3星 · 编辑精心推荐
DES VHDL 的代码 module DES_top(DES_in,DES_key,DES_out); input [1:64] DES_in; input [1:64] DES_key; output [1:64] DES_out; wire [1:64] IP_a; wire [1:32] L1_L,L1_R,L2_L,L2_R,L3_L,L3_R,L4_L,L4_R,L5_L
实验vhdl代码
浏览：150
vhdl实验中常见的几个实验，包括数据选择器，加法器，d触发器，音乐演奏
vhdl.rar_简单的vhdl代码
浏览：160
一个简单的VHDL课程设计源码，能用且成功
vhdl代码规范
浏览：81
入门级的vhdl代码规范。涉及到如何节约资源等内容。
模7计数器vhdl代码
浏览：147
模7计数器vhdl代码
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zkpzkpdjdj
2013-01-10
挺好的，内容很不错，学习学习
aimar19
粉丝: 3
资源:
18
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
PHP大纲资料.txt
智能电网的电能预估及价值分析
Vue.js 是一个渐进式、可增量采用的 JavaScript 框架，用于在 Web 上构建 UI
stm大纲资料.txt
蓝桥杯大纲资料.txt
爬虫开发大纲资料.txt
python学习导航.txt
大数据开发大纲资料.txt
c语言大纲资料.txt
dubbo-go服务框架dubbo-go-v3.0.14.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
