#include "msp430x14x.h"
/*
//默认32768 辅助ACLK时钟 频率由默认32768经过ACLK8分频从P5.6输出4096hz的方波
void main(void)
{
unsigned int i;
WDTCTL = WDTPW + WDTHOLD;
P5DIR |= BIT6;//p5.6设置为输出
P5SEL |= BIT6;//p5.6设置为第二功能口 ACLK时钟输出
BCSCTL1 &= ~XT2OFF;//开启XT2 默认ACLK 通过寄存器BCSCTL2配置选择MCLK或者SMCLK
BCSCTL1 |= DIVA1 + DIVA0;//辅助时钟ACLK 8分频
do
{
IFG1 &= ~ OFIFG;
for(i = 0xff;i>0;i--);
}
while((IFG1 & OFIFG) != 0);
while(1);
}
*/
/*
//设置XT2 主系统MCLK时钟 频率由XT2 8M经过MCLK时钟2分频后由P5.4输出4M的方波 (波形出现较小失真现象)
void main(void)
{
unsigned int i;
WDTCTL = WDTPW + WDTHOLD;
P5DIR |= BIT4;//p5.4设置为输出
P5SEL |= BIT4;//p5.4设置为第二功能口 MCLK时钟输出
BCSCTL1 &= ~XT2OFF;//开启XT2
do
{
IFG1 &= ~ OFIFG;
for(i = 0xff;i>0;i--);
}
while((IFG1 & OFIFG) != 0);
BCSCTL2 = SELM1+DIVM0;//选择8M晶振主系统时钟MCLK 2分频
while(1);
}
*/
/*
//设置DCO 主系统MCLK时钟 频率P5.4 由系统默认的DCOx = 3;RSELx = 7 DCO输出780khz左右的方波由MCLK两分频后输出390khz
void main(void)
{
unsigned int i;
WDTCTL = WDTPW + WDTHOLD;
P5DIR |= BIT4;//p5.4设置为输出
P5SEL |= BIT4;//p5.4设置为第二功能口
do
{
IFG1 &= ~ OFIFG;
for(i = 0xff;i>0;i--);
}
while((IFG1 & OFIFG) != 0);
BCSCTL2 = SELM0+DIVM0;//选择DCO晶振 主系统时钟MCLK 2分频
while(1);
}
*/
//设置XT2 子系统SMCLK时钟 频率由8M经过4分频从p5.5输出2M的方波
void main(void)
{
unsigned int i;
WDTCTL = WDTPW + WDTHOLD;
P5DIR |= BIT5;//p5.5设置为输出
P5SEL |= BIT5;//p5.5设置为第二功能口 SMCLK时钟输出
BCSCTL1 &= ~XT2OFF;//开启XT2
do
{
IFG1 &= ~ OFIFG;
for(i = 0xff;i>0;i--);
}
while((IFG1 & OFIFG) != 0);
BCSCTL2 |= SELS;//选择8M晶振 子系统时钟SMCLK
BCSCTL2 |= DIVS1;//4分频
while(1);
}
/*
//设置DCO 子系统SMCLK时钟 频率由DCO经过P5.5输出11M左右
void main(void)
{
unsigned int i;
WDTCTL = WDTPW + WDTHOLD;
P5DIR |= BIT5;//p5.5设置为输出
P5SEL |= BIT5;//p5.5设置为第二功能口 SMCLK时钟输出
//内部DCO配置频率由DCOCTL和BCSCTL1相关位控制输出
DCOCTL |= DCO2 + DCO1 + DCO0;//DCO配置成7 默认为3
//BCSCTL1 |= RSEL3 + RSEL2 + RSEL1 + RSEL0; //RSELx默认为7
do
{
IFG1 &= ~ OFIFG;
for(i = 0xff;i>0;i--);
}
while((IFG1 & OFIFG) != 0);
BCSCTL2 &= ~SELS;//选择DCO晶振赋值给 子系统时钟SMCLK
while(1);
}
*/
没有合适的资源?快使用搜索试试~ 我知道了~
MSP430F149系统时钟详细配置下IAR工程文件
共15个文件
png:2个
wsdt:1个
pbd:1个
5星 · 超过95%的资源 需积分: 10 39 下载量 105 浏览量
2012-07-15
18:36:49
上传
评论
收藏 262KB RAR 举报
温馨提示
MSP430F149系统时钟详细配置下IAR工程文件包括具体时钟分析,对应IO输出波形到示波器观测。
资源推荐
资源详情
资源评论
收起资源包目录
lck_set.rar (15个子文件)
lck_set
main.c 2KB
settings
clk_set.wsdt 4KB
clk_set.dni 1KB
clk_set.cspy.bat 3KB
clk_set.dbgdt 8KB
DCO频率配置框图.png 20KB
MSP430低功耗模式框图.png 146KB
clk_set.dep 2KB
Debug
Obj
main.r43 5KB
clk_set.pbd 119B
List
Exe
clk_set.d43 15KB
MSP430系统时钟框图.jpg 95KB
clk_set.ewd 13KB
clk_set.eww 161B
clk_set.ewp 44KB
共 15 条
- 1
资源评论
- wobuaihx2014-03-15很好 很有用 多谢
- _ca_1cm_2013-11-24挺详细地,看了过后有了进一步认识
- j1916323622012-10-17资料蛮全~,对与时钟的理解有很大的帮助~
- ImgHJK2014-07-18对初学者非常有帮助
aa595417684_a
- 粉丝: 0
- 资源: 4
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- MEM2307-VB一款SOT23封装P-Channel场效应MOS管
- 逐次分半积分实验.wps
- MEM2303XG-VB一款P-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- MEM2303-VB一款P-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- 1_base.apk.1
- 基于FPGA深度学习的9I2C 读写 RTC 时钟实验,适合FPGA初学者
- MEM2303M3G-VB一款P-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- MEM2302XG-VB一款N-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- manage.py 相对路径
- 数据库设计课程设计-高校选课管理系统免费提供
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功