没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA 数码管 代码 VERILOG
FPGA 数码管 代码 VERILOG
FPGA
代码
VERILOG
需积分: 16
4 下载量
27 浏览量
2011-11-24
14:11:05
上传
评论
收藏
2KB
V
举报
温馨提示
立即下载
FPGA 数码管 代码 VERILOG希望对大家有帮助
资源推荐
资源评论
AD转换TLC549
浏览:164
5星 · 资源好评率100%
tlc549的微功率测量程序
verilog实现八位数码管显示
浏览:167
verilog 实现八位数码管显示,该模块输入BCD码,就可以显示
Verilog动态数码管显示十进制
浏览:154
Verilog 二进制转换十进制动态数码管显示,如8个SW开关输入7FH,四个数码管依次显示127。
Verilog编写的七段数码管显示的源码
浏览:33
用Verilog实现FPGA七段数码管的显示。
FPGA数字频率计数码管显示
浏览:85
FPGA数字频率计数码管显示,非常好用,在黑金的板子上最好,不用改什么。
DA-TLC5615s数码管显示电压FPGA 设计 VERILOG例程源码quartus工程文件.zip
浏览:68
DA_TLC5615s数码管显示电压FPGA 设计 VERILOG例程源码quartus工程文件
Spartan 6 FPGA 设计4位8段数码管累加显示实验VERILOG源码 Xilinx ISE14.6 工程文件.zip
浏览:109
5星 · 资源好评率100%
Spartan 6 FPGA 设计4位8段数码管累加显示实验VERILOG源码 Xilinx ISE14.6 工程文件 ///////////////////////////////////////////////////////////////////////////// module seg7( input clk, //时钟信号,25MHz input rst_n, //复位信
FPGA读写SDRAM VERILOG代码(详细注释) QUARTUS13.0工程文件+说明文档.zip
浏览:10
5星 · 资源好评率100%
FPGA读写SDRAM VERILOG代码(详细注释) QUARTUS13.0工程文件+说明文档, 片上RAM是FPGA的宝贵资源。对于一些低端的FPGA芯片,其片上RAM实在是少的可怜,甚至不能存下一张图片。若要用FPGA实现图像处理,显然需要外部存储器。 而在外部存储器中,SDRAM的特点是速度快,价格低,但时序复杂。今天,主要介绍的就是使用FPGA读写SDRAM的实验。 文章最后,将会给出所
VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导
浏览:98
VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导,FPGA初学者必下
基于FPGA的LED数码管控制系统设计代码+工具+设计说明文档+原理图.zip
浏览:26
5星 · 资源好评率100%
设计文件说明 1 电路板 1 FPGA 2 电源 3 晶振 3 数码管 4 MAX232串口电路图 5 操作 6 现在电脑装串口线驱动 6 接串口线 6 上电 7 电源开关 8 安装下载器驱动 8 接上下载器 9 打开工程 10 打开串口调试软件 12
FPGA数码管显示Verilog HDL
浏览:150
5星 · 资源好评率100%
fpga数码管显示
基于FPGA的数字时钟,能显示小时,分钟,秒,通过数码管显示数字,,纯verilog编程实现
浏览:102
5星 · 资源好评率100%
基于FPGA的数字时钟,能显示小时,分钟,秒,通过数码管显示数字,,纯verilog编程实现,可以放在vivado或者quartusii等不同平台中应用
FPGA 数码管计数显示程序 verilog
浏览:93
FPGA 6个数码管计数显示程序,verilog编写。。。。。。。
Verilog 串口通讯 数码管显示
浏览:196
4星 · 用户满意度95%
Verilog写的串口通讯 实现PC与FPGA的串口通信,按键数码管显示。
7段数码管的FPGA实现
浏览:107
基于SOPC系统的7段数码时钟FPGA实现。实现数字时钟的显示,设置等操作
VERILOG基础程序例程 基础教程 初学代码 FPGA测试VERILOG源码.zip
浏览:169
VERILOG基础程序例程 基础教程 初学代码 FPGA测试VERILOG源码,上百个基础例程源码,可以做为你的学习设计参考。
基于FPGA的LED数码管控制系统设计_作业源码(电路板操作与文件说明文档+原理图+设计代码).rar
浏览:133
基于FPGA的LED数码管控制系统设计_作业源码(电路板操作与文件说明文档+原理图+设计代码).rar
实战训练17 DS18B20 七段数码管显示(Verilog)_fpga_verilogDS18B20_
浏览:125
5星 · 资源好评率100%
DS18B20 七段数码管显示(Verilog),适合学习
用7段共阳数码管显示任意一个4位数的verilog程序
浏览:27
3星 · 编辑精心推荐
用7段共阳数码管显示任意一个4位数的verilog程序,如果你的数码管是共阴极,你知道怎么改。另外,把要显示的数N改成输入,就可以加到其他模块里面去被调用了。
dht11_温湿度计verilog语言_
浏览:99
5星 · 资源好评率100%
dht11温湿度显示设计,fpga,数码管显示
基于pcf8563设计的rtc实时时钟数码管显示Verilog源码quartus18.0工程文件.zip
浏览:44
5星 · 资源好评率100%
基于pcf8563设计的rtc实时时钟数码管显示Verilog源码quartus18.0工程文件 module pcf8563 #( // 初始时间设置,从高到低为年到秒,各占8bit parameter TIME_INI = 48'h18_03_19_09_30_00)( //system clock 50MHz ...
Verilog HDL 数码管显示程序
浏览:189
5星 · 资源好评率100%
Verilog HDL 数码管显示程序,可以动态显示
数码管驱动显示Verilog/VHDL程序
浏览:26
数码管驱动显示程序: 让两位数码管同时从0-F不断地循环递增显示 文件中包括Verilog和VHDL的两种语言的Quartus II程序,请您参考。
cyclone2 (EP2C8) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程
浏览:190
基于cyclone2 (EP2C8Q) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程文件 `define UD #1 module PS2_CTL ( SYSCLK, RST_B, PS2_DAT, PS2_CLK, TUBE_SEL, TUBE_...
FPGA读写DS18B20温度并通过七段数码管显示verilog设计实验Quartus9.1工程源码.zip
浏览:155
FPGA读写DS18B20温度并通过七段数码管显示verilog设计实验Quartus9.1工程源码,可以做为你的学习设计参考。 /ds18b20_seg7.v //---------------------------------------- module ds18b20_seg7( input CLOCK_50,...
FPGA EP4CE10实现动态数码管(Verilog HDL实现).zip
浏览:55
FPGA EP4CE10驱动程序,Verilog HDL实现。 项目代码可直接编译运行~
FPGA EP4CE10驱动静态数码管(Verilog HDL实现).zip
浏览:21
FPGA EP4CE10驱动程序,Verilog HDL实现。 项目代码可直接编译运行~
基于FPGA的verilog语言的数码管显示计数程序
浏览:153
5星 · 资源好评率100%
数码管秒计数电路
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
齐天大圣后裔啦
粉丝: 4
资源:
6
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于matlab+DWT的图像水印项目,数字水印+源代码+文档说明+图片+报告pdf
NCIAE-Data-Structure大一大二笔记
学习wireshark笔记
digital-image-数据可视化笔记
基于arvr开发的管理系统
基于C++实现的人工智笔记
Visualization-maste移动开发
NCIAE-Data-Structure实现的网络安全
基于coherent-diffraction-i的游戏开发
基于dip-homework-mast爬虫开发
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功