桂林航天工业学院学生实验报告
课程名称
FPGA 技术
项目名称
多路选择器的设计
实验地点
实验日期
专业班级
学生姓名
学号
预习成绩
实验成绩
一、实验目的
1. 掌握 EDA 设计的一般方法，掌握原理图设计和文本设计方法。
2. 掌握 Quartus II 9.0 工具的操作方法。
3. 掌握 Verilog 语言的建模方法。
4. 熟悉 FPGA 硬件开发板的使用。
二、实验原理
多路选择器是数据选择器的别称。数据选择器是数字逻辑系统的常用电路，是组合逻辑电路
中的主要组成元件之一，它是由几路数据输入、一位或多位的选择控制端，和一路数据输出所组成
的。多路选择器从多路输入中，选取其中一路将其传送到输出端，由选择控制信号决定 输出的是
第几路输入信号。
图 1 所示为四选一选择器的逻辑符号，a,b,c,d 是待选择数据，S1 和 S0 是选择控制信号，y 是
选择数据输出。
图 1 四选一多路选择器
四选一选择器的功能表如表 1 所示。
S1
S0
y
0
0
A
0
1
B
1
0
C
1
1
D
四选一选择器的逻辑表达式为：
y = m
0
&a+m
1
&b+m
2
&c+m
3
&d , 其中，m
0
~m
3
是由 S1 和 S0 组成的最小项。
