AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 硬件开发 - 嵌入式.zip
版权申诉
26 浏览量
2023-06-20
15:41:39
上传
评论
收藏 770KB ZIP 举报
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 硬件开发 - 嵌入式.zip （27个子文件） 
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 硬件开发 - 嵌入式 am_fir am_fir_project 
am_fir_project.xpr 15KB am_fir_project.srcs sources_1 ip dds_compiler_1m_100k dds_compiler_1m_100k.xci 35KB dds_compiler_1m_100k.veo 3KB fir_compiler_lowpass_10k_30k_1m fir_compiler_lowpass_10k_30k_1m.xci 34KB fir_compiler_lowpass_10k_30k_1m.veo 3KB dds_compiler_1m_4k dds_compiler_1m_4k.xci 35KB dds_compiler_1m_4k.veo 3KB am_modem_fir_testbench_behav.wcfg 12KB src 
09.png 65KB 05.png 43KB 02.png 50KB 10.png 38KB 08.png 67KB 04.png 55KB 12.png 55KB am_modem_fir_testbench.v 1KB 01.png 51KB 03.png 50KB am_pin.xdc 5KB 11.png 58KB am_demodulation_fir.png 121KB 07.png 63KB am_modulation_dds.v 2KB am_modulation_dds.png 75KB am_demodulation_fir.v 2KB 06.png 45KB lowpass_10k_30k_1m.coe 736B A 资源评论
GZM888888
- 粉丝: 174
- 资源: 2927
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减4.47元 开通VIP
