FPGA试卷+答案+超详细解答.docx
版权申诉
80 浏览量
2023-02-27
21:10:24
上传
评论
收藏 243KB DOCX 举报
广 东 技 术 师 范 学 院
20ＸＸ—20ＸＸ学年度第(Ｘ)学期期末考试试卷
<F<PGA设计>>
科目：
（Ｘ）卷
考试形式：闭卷
考试时间:100 分钟
学号：
院(系)别、班级：
电子与信息学院 20ＸＸ.Ｘ.考试试卷(
姓名：
)
含答题纸、试题纸、草稿纸的装订试卷不能分拆
题 目
八 总分
100
评卷人
试题区：（试题区必须与答题区同时交回，
含答题纸、试题纸、草稿纸的装订试卷不能分拆
）
一、单项选择题：（20 分）
1． 在 VHDL 语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，
不正确的是___C___。
A. PROCESS 为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，
等待下一次进程启动。
B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号；
C. 进程由说明部分、结构体部分、和敏感信号三部分组成；
(进程由声明语句、顺序语句、敏感信号列表组成)
D. 当前进程中声明的变量不可用于其他进程。
2． 在一个 VHDL 设计中 idata 是一个信号，数据类型为 integer，数据范围 0 to 127，
下面哪个赋值语句是正确的___C___。（信号赋值符号 <= ）
A. idata := 32;
B. idata <= 16#A0#; (十进制数为:10*16= 160，idata 范围为 0~127)
C. idata <= 16#7#E1;（十进制数为:7*16^1= 112）
D. idata := B#1010#;
剩余10页未读，继续阅读
资源评论
