目前以硬件描述语言(Verilog 或 VHDL)所完成的电路设计,可以经过简单的综合与
布局,快速的烧录至 FPGA 上进行测试,是现代 IC 设计验证的技术主流。这些可编辑元
件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些
的组合功能比如解码器或数学方程式。在大多数的 FPGA 里面,这些可编辑的元件里也包
含记忆元件例如触发器(Flip-flop)或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把 FPGA 内部的逻辑块连接起来,就好像
一个电路试验板被放在了一个芯片里。一个出厂后的成品 FPGA 的逻辑块和连接可以按照
设计者而改变,所以 FPGA 可以完成所需要的逻辑功能。
FPGA 一般来说比 ASIC(专用集成芯片)的速度要慢,无法完成复杂的设计,而且消
耗更多的电能。但是他们也有很多的优点比如可以快速成品,可以被修改来改正程序中的错
误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比
较差的可编辑能力,所以这些设计的开发是在普通的 FPGA 上完成的,然后将设计转移到
一个类似于 ASIC 的芯片上。另外一种方法是用 CPLD(复杂可编程逻辑器件备)。
CPLD 与 FPGA 的关系