没有合适的资源?快使用搜索试试~ 我知道了~
FPGA计时器 (2).pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 26 浏览量
2022-11-02
18:53:36
上传
评论
收藏 552KB PDF 举报
温馨提示
试读
17页
。。。
资源推荐
资源详情
资源评论
桂林电子科技大学职业技术学院实训报告
桂林电子科技大学职业技术学院
学院(系):
专 业:
学 号:
学生姓名:
指导教师:
FPGA 实训报告
计时器
电子信息工程系
电子信息工程技术
===========
=======
========
桂林电子科技大学职业技术学院实训报告
目 录
目 录 ..............................................................................................................................................2
摘 要 ..............................................................................................................................................3
2 课题背景....................................................................................................................................... 4
2.1 设计任务与要求................................................................................................................. 4
2.2 设计目的............................................................................................................................. 4
2.2.1 设计题目的概述..................................................................................................... 5
3 总体设计方案............................................................................................................................... 5
3.1 设计思想............................................................................................................................ 5
3.2 方案选择与论证................................................................................................................. 5
4 硬件功能描述............................................................................................................................... 6
4.1 动态显示模块..................................................................................................................... 6
4.2 综合引脚配置..................................................................................................................... 7
5 软件设计........................................................................................................................................ 9
5.1 软件流程图及功能介绍..................................................................................................... 9
5.2 核心程序设计.................................................................................................................. 10
6 调试 .............................................................................................................................................12
7 结论 .............................................................................................................................................12
桂林电子科技大学职业技术学院实训报告
摘 要
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在
PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。FPGA 以设计灵活、
速度快、功耗低的特点,在集成电路设计中得到广泛应用。
在我们的实际生活中,高精度计时器常用于体育竞赛及各种要求有较精确定
时的技术领域中。通常采用中规模集成电路即可实现高精度计时器的设计。
本次设计的计时器包括 3 个模块:时钟分频模块、开关及控制模块、显示模
块,以完成此计时器所界定的功能。对各个功能模块进行硬件描述以后,可以采
用新一代可编程逻辑器件开发软件平台 Verilog HDL,进行逻辑功能仿真与时序
验证,并在 FPGA 开发板上进行了综合和适配。
关键词
: 计时器 FPGA Verilog HDL
桂林电子科技大学职业技术学院实训报告
1 绪论
在我们的实际生活中,高精度计时器常用于体育竞赛及各种要求有较精确定
时的技术领域中。通常,采用中规模集成电路即可实现高精度计时器的设计。本
项研究将基于新一代硬件描述语言(HDL)、采取 ASIC(专用集成电路)设计方法,
来实现秒、分计时器的前端设计。本设计利用 VHDL 语言采用自顶向下的方法完
成了计时器的设计,最后在 FPGA 开发板进行测试。该计时器包含有计时、清零、
开始、暂停的功能。
2 课题背景
在高新技术日新月异的今天,科学技术已经成为整个社会发展的源动力,电
子领域的发展更是令人目不暇接,在其推动下,现代电子产品几乎渗透了社会的
各个领域,遍迹了千家万户,有力地推动了社会生产力的发展和社会信息化程度
的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越
快。而我们人类对于电子产品精度的要求越来越高,同时也要求电子产品所具有
的功能越来越多。本次设计的计时器具有计时、清零、开始、暂停的功能。
2.1 设计任务与要求
本设计主要能够采用层次化的方法进行设计,设计一个具有多种功能的计时
器,设计层次清晰、合理。
设计要求:
1、计时器最大计时显示 59 分 59 秒,即 4 位数码管显示。
2、在计时器正常工作时可以对其进行暂停和继续。
3、在计时器正常工作时可以对数字钟进行不断电复位,即清零。
4、将程序通过电路下载到 FPGA 开发板,在 FPGA 开发板进行验证并完善设计效
果。
2.2 设计目的
通过该实训设计要熟练利用 Verilog HDL 语言进行数字系统设计,掌掌握数
字系统的设计方法——自顶向下的设计思想;掌握计数器的设计与使用;根据秒
表的功能要求设计一个秒表。进一步锻炼在 FPGA 软件应用方面的实际动手能力。
剩余16页未读,继续阅读
资源评论
G11176593
- 粉丝: 6669
- 资源: 3万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功