下载  >  课程资源  >  软件测试  > 基于fpga的抢答器(verilog)

基于fpga的抢答器(verilog) 评分:

1, 用了3个输入代表抢答按钮,如果想设置更过直接更改; 2, 初始时倒计时为10s; 3, 如果倒计时为10s没人抢答,按下复位键,重新开始抢答; 4, 在倒计时10s内有人抢答,则倒计时停止减一; 5, 序号显示的是第一个抢答的人对应的序号,其他人抢答无效; 6, 按下复位键,重新开始抢答。

...展开详情
2012-08-24 上传 大小:598KB
举报 收藏 (11)
分享

评论 下载该资源后可以进行评论 共7条

weixin_43482906 这个还可以哈哈
2019-06-15
回复
qq_43711587 好像还凑合
2019-06-11
回复
u014164742 程度有点乱.有些东西多余的
2015-04-04
回复
u010996535 程序作用不大吧,不是很适合,没有设计思路
2013-12-28
回复
u012712125 程度有点乱.有些东西多余的
2013-12-25
回复
一个FPGA实现的八人抢答器

该抢答器使用VHDL语言编写,能实现: (1)能够进行多路抢答,抢答台数为8. (2)能够在抢答开始后进行20秒倒计时,20秒倒计时后无人抢答则显示超时,并报警。 (3)能显示超前抢答台号并显示犯规警报。 (4)系统复位后进入抢答状态,当有一路抢答按键按下,那么该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示牌显示该路抢答台号。

立即下载
verilog实现简易抢答器

verilog 代码,很简单,仅供初学者参考!

立即下载
verilog抢答器

FPGA 的verlog抢答器

立即下载
基于Verilog的三人抢答器

实现的功能: 1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。 2.设计电路实现三人抢答。 3.实现用LCD1602显示当前比赛进行的状态。各个状态如下: (1)抢答前显示开始抢答和该问题为第几个问题(共有5题):“Begin!”“Question-x”。 (2)若在十秒的该抢答时间内无人抢答,显示失败,下一题。“Fail to quiz!“”Next!“。 (3)抢答后显示抢答选手姓名,如:“Respondent”“Zhangsan”。 (4)选手抢到题后该选手指示灯亮,回答完毕或回答时间到熄灭。 (5)若选手在六十秒的回答时间内未完成回答则显示失败。“Fa

立即下载
FPGA/Verilog四人抢答器

1.设计用于竞赛抢答的四人抢答器。 (1)有多路抢答,抢答台数为4; (2)抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号; (3)能显示超前抢答台号并显示犯规警报。 2.系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示该路抢答台号。 3.用Verilog HDL语言设计符合上述功能要求的四人抢答器,并用层次化设计方法设计该电路。

立即下载
fpga智力抢答器源码

4 个数码管显示 9,当 4 个按键(S0,S1,S3,S4)其中一个按 键随机按下时,与之对应的数码管开始倒计时 10 秒钟,该案件抢答成功,其他数码管状态为熄灭。

立即下载
EDA抢答器VHDL设计报告

1.设计一个可容纳3组参赛的数字式抢答器,每组设一个抢答按钮,供抢答使用。 2.抢答器具有第一信号鉴别和所存功能,使除第一抢答者外的按钮不起作用。 3.设置一个主持人“复位”按钮。 4.主持人复位后,开始抢答,第一信号鉴别所存电路得到信号后,有LED指示灯和数码管显示成功抢答组并保持5秒,扬声器发出3秒的声响。 5.设置一个记分电路,每组开始预置10分,由主持人记分,答对一次加1分,答错一次减1分,捡到0则不允许该组再参与抢答。 6.要求进行按键防抖动设计

立即下载
基于FPGA的抢答器设计

基于FPGA的抢答器设计综合实验,希望对你有用~~

立即下载
数字竞赛抢答器的设计 Verilog抢答器

1、设计一个可容纳4组参赛的数字式抢答器,每组设一个按钮,供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,有LED指示灯和数码管显示成功抢答组并保持5秒钟,扬声器发出3秒的音响。 5、设置一个计分电路,每组开始预置10分,由主持人记分,答对一次加1分,答错一次减1分. 打开qdq.xise,qdq_all.v是总文件,qdqpd,js1,jf分别是抢答判断,计时3S5S,记分显示

立即下载
8人抢答器Verilog设计

该文件包含了8人抢答器的各部分设计模块及整体的原理图设计。

立即下载
EDA四人抢答器Verilog编程

① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。

立即下载
FPGA的四人参赛的数字式抢答器设计方案

数字式抢答器 基于FPGA的四人参赛的数字式抢答器设计方案

立即下载