FPGA 课程设计要求
1、 FPAG 课 设 所 选 题 目 要 求 采 用 自 顶 向 下 的 全 正 向 设 计 方 法 , 并 选 用
Verilog_HDL 语言为设计输入工具。
2、 要求电路的功能仿真和 FPGA 后仿真验证全部正确通过,且功能仿真和后仿
真建议采用第三方验证工具(Modelsim),综合与布局布线工具为:Quartus II。
3、 课程设计的具体评定标准:
(1) 完成功能和引脚定义,提交《技术规范》; (10 分)
(2) 完成总体方案及详细方案设计,提交《设计方案》; (10 分)
(3) 完成验证方案设计,提交《功能验证方案》; (10 分)
(4) 完成电路设计和功能仿真,提交电路设计源代码,功能仿真激励源
代码及功能仿真结果报告; (15 分)
(5) 完成设计电路的 FPGA 综合及布局布线,提交综合及布局布线报告
和引脚分布报告;(10 分)
(6) 采用第三方工具完成后仿真,提交后仿真结果报告;(10 分)
(7) 基于 FPGA 开发板完成设计电路的功能测试验证,提交硬件测试结
果报告;(30 分)
(8) 积极与教师和同学进行技术交流沟通,撰写课设的心得体会;(5 分)
4、 题目要求独立完成,设计和报告如有雷同,将一个成绩平均分配雷同的同学。
说明 1:课程设计时间段内任意时间点名未到(吃饭时间 12:00 ~ 12:40 除外)、
迟到扣 3 分/次,玩游戏扣 20 分/次。
说明 2:迟到、点名未到 6 次及 6 次以上者课程设计成绩直接记:不及格。
说明 3: